[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / SystemZ / vec-move-04.ll
blob27c9e5f71f403ac9304f99cdcf5d71ce8417b37c
1 ; Test vector insertion of register variables.
3 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z13 | FileCheck %s
5 ; Test v16i8 insertion into the first element.
6 define <16 x i8> @f1(<16 x i8> %val, i8 %element) {
7 ; CHECK-LABEL: f1:
8 ; CHECK: vlvgb %v24, %r2, 0
9 ; CHECK: br %r14
10   %ret = insertelement <16 x i8> %val, i8 %element, i32 0
11   ret <16 x i8> %ret
14 ; Test v16i8 insertion into the last element.
15 define <16 x i8> @f2(<16 x i8> %val, i8 %element) {
16 ; CHECK-LABEL: f2:
17 ; CHECK: vlvgb %v24, %r2, 15
18 ; CHECK: br %r14
19   %ret = insertelement <16 x i8> %val, i8 %element, i32 15
20   ret <16 x i8> %ret
23 ; Test v16i8 insertion into a variable element.
24 define <16 x i8> @f3(<16 x i8> %val, i8 %element, i32 %index) {
25 ; CHECK-LABEL: f3:
26 ; CHECK: vlvgb %v24, %r2, 0(%r3)
27 ; CHECK: br %r14
28   %ret = insertelement <16 x i8> %val, i8 %element, i32 %index
29   ret <16 x i8> %ret
32 ; Test v8i16 insertion into the first element.
33 define <8 x i16> @f4(<8 x i16> %val, i16 %element) {
34 ; CHECK-LABEL: f4:
35 ; CHECK: vlvgh %v24, %r2, 0
36 ; CHECK: br %r14
37   %ret = insertelement <8 x i16> %val, i16 %element, i32 0
38   ret <8 x i16> %ret
41 ; Test v8i16 insertion into the last element.
42 define <8 x i16> @f5(<8 x i16> %val, i16 %element) {
43 ; CHECK-LABEL: f5:
44 ; CHECK: vlvgh %v24, %r2, 7
45 ; CHECK: br %r14
46   %ret = insertelement <8 x i16> %val, i16 %element, i32 7
47   ret <8 x i16> %ret
50 ; Test v8i16 insertion into a variable element.
51 define <8 x i16> @f6(<8 x i16> %val, i16 %element, i32 %index) {
52 ; CHECK-LABEL: f6:
53 ; CHECK: vlvgh %v24, %r2, 0(%r3)
54 ; CHECK: br %r14
55   %ret = insertelement <8 x i16> %val, i16 %element, i32 %index
56   ret <8 x i16> %ret
59 ; Test v4i32 insertion into the first element.
60 define <4 x i32> @f7(<4 x i32> %val, i32 %element) {
61 ; CHECK-LABEL: f7:
62 ; CHECK: vlvgf %v24, %r2, 0
63 ; CHECK: br %r14
64   %ret = insertelement <4 x i32> %val, i32 %element, i32 0
65   ret <4 x i32> %ret
68 ; Test v4i32 insertion into the last element.
69 define <4 x i32> @f8(<4 x i32> %val, i32 %element) {
70 ; CHECK-LABEL: f8:
71 ; CHECK: vlvgf %v24, %r2, 3
72 ; CHECK: br %r14
73   %ret = insertelement <4 x i32> %val, i32 %element, i32 3
74   ret <4 x i32> %ret
77 ; Test v4i32 insertion into a variable element.
78 define <4 x i32> @f9(<4 x i32> %val, i32 %element, i32 %index) {
79 ; CHECK-LABEL: f9:
80 ; CHECK: vlvgf %v24, %r2, 0(%r3)
81 ; CHECK: br %r14
82   %ret = insertelement <4 x i32> %val, i32 %element, i32 %index
83   ret <4 x i32> %ret
86 ; Test v2i64 insertion into the first element.
87 define <2 x i64> @f10(<2 x i64> %val, i64 %element) {
88 ; CHECK-LABEL: f10:
89 ; CHECK: vlvgg %v24, %r2, 0
90 ; CHECK: br %r14
91   %ret = insertelement <2 x i64> %val, i64 %element, i32 0
92   ret <2 x i64> %ret
95 ; Test v2i64 insertion into the last element.
96 define <2 x i64> @f11(<2 x i64> %val, i64 %element) {
97 ; CHECK-LABEL: f11:
98 ; CHECK: vlvgg %v24, %r2, 1
99 ; CHECK: br %r14
100   %ret = insertelement <2 x i64> %val, i64 %element, i32 1
101   ret <2 x i64> %ret
104 ; Test v2i64 insertion into a variable element.
105 define <2 x i64> @f12(<2 x i64> %val, i64 %element, i32 %index) {
106 ; CHECK-LABEL: f12:
107 ; CHECK: vlvgg %v24, %r2, 0(%r3)
108 ; CHECK: br %r14
109   %ret = insertelement <2 x i64> %val, i64 %element, i32 %index
110   ret <2 x i64> %ret
113 ; Test v4f32 insertion into the first element.
114 define <4 x float> @f13(<4 x float> %val, float %element) {
115 ; CHECK-LABEL: f13:
116 ; CHECK: vlgvf [[REG:%r[0-5]]], %v0, 0
117 ; CHECK: vlvgf %v24, [[REG]], 0
118 ; CHECK: br %r14
119   %ret = insertelement <4 x float> %val, float %element, i32 0
120   ret <4 x float> %ret
123 ; Test v4f32 insertion into the last element.
124 define <4 x float> @f14(<4 x float> %val, float %element) {
125 ; CHECK-LABEL: f14:
126 ; CHECK: vlgvf [[REG:%r[0-5]]], %v0, 0
127 ; CHECK: vlvgf %v24, [[REG]], 3
128 ; CHECK: br %r14
129   %ret = insertelement <4 x float> %val, float %element, i32 3
130   ret <4 x float> %ret
133 ; Test v4f32 insertion into a variable element.
134 define <4 x float> @f15(<4 x float> %val, float %element, i32 %index) {
135 ; CHECK-LABEL: f15:
136 ; CHECK: vlgvf [[REG:%r[0-5]]], %v0, 0
137 ; CHECK: vlvgf %v24, [[REG]], 0(%r2)
138 ; CHECK: br %r14
139   %ret = insertelement <4 x float> %val, float %element, i32 %index
140   ret <4 x float> %ret
143 ; Test v2f64 insertion into the first element.
144 define <2 x double> @f16(<2 x double> %val, double %element) {
145 ; CHECK-LABEL: f16:
146 ; CHECK: vpdi %v24, %v0, %v24, 1
147 ; CHECK: br %r14
148   %ret = insertelement <2 x double> %val, double %element, i32 0
149   ret <2 x double> %ret
152 ; Test v2f64 insertion into the last element.
153 define <2 x double> @f17(<2 x double> %val, double %element) {
154 ; CHECK-LABEL: f17:
155 ; CHECK: vpdi %v24, %v24, %v0, 0
156 ; CHECK: br %r14
157   %ret = insertelement <2 x double> %val, double %element, i32 1
158   ret <2 x double> %ret
161 ; Test v2f64 insertion into a variable element.
162 define <2 x double> @f18(<2 x double> %val, double %element, i32 %index) {
163 ; CHECK-LABEL: f18:
164 ; CHECK: lgdr [[REG:%r[0-5]]], %f0
165 ; CHECK: vlvgg %v24, [[REG]], 0(%r2)
166 ; CHECK: br %r14
167   %ret = insertelement <2 x double> %val, double %element, i32 %index
168   ret <2 x double> %ret
171 ; Test v16i8 insertion into a variable element plus one.
172 define <16 x i8> @f19(<16 x i8> %val, i8 %element, i32 %index) {
173 ; CHECK-LABEL: f19:
174 ; CHECK: vlvgb %v24, %r2, 1(%r3)
175 ; CHECK: br %r14
176   %add = add i32 %index, 1
177   %ret = insertelement <16 x i8> %val, i8 %element, i32 %add
178   ret <16 x i8> %ret