[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / SystemZ / xor-03.ll
blob8098a32d9278e5434a542e13d6a8b71abddbffb8
1 ; Test 64-bit XORs in which the second operand is variable.
3 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z10 | FileCheck %s
4 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z196 | FileCheck %s
6 declare i64 @foo()
8 ; Check XGR.
9 define i64 @f1(i64 %a, i64 %b) {
10 ; CHECK-LABEL: f1:
11 ; CHECK: xgr %r2, %r3
12 ; CHECK: br %r14
13   %xor = xor i64 %a, %b
14   ret i64 %xor
17 ; Check XG with no displacement.
18 define i64 @f2(i64 %a, i64 *%src) {
19 ; CHECK-LABEL: f2:
20 ; CHECK: xg %r2, 0(%r3)
21 ; CHECK: br %r14
22   %b = load i64, i64 *%src
23   %xor = xor i64 %a, %b
24   ret i64 %xor
27 ; Check the high end of the aligned XG range.
28 define i64 @f3(i64 %a, i64 *%src) {
29 ; CHECK-LABEL: f3:
30 ; CHECK: xg %r2, 524280(%r3)
31 ; CHECK: br %r14
32   %ptr = getelementptr i64, i64 *%src, i64 65535
33   %b = load i64, i64 *%ptr
34   %xor = xor i64 %a, %b
35   ret i64 %xor
38 ; Check the next doubleword up, which needs separate address logic.
39 ; Other sequences besides this one would be OK.
40 define i64 @f4(i64 %a, i64 *%src) {
41 ; CHECK-LABEL: f4:
42 ; CHECK: agfi %r3, 524288
43 ; CHECK: xg %r2, 0(%r3)
44 ; CHECK: br %r14
45   %ptr = getelementptr i64, i64 *%src, i64 65536
46   %b = load i64, i64 *%ptr
47   %xor = xor i64 %a, %b
48   ret i64 %xor
51 ; Check the high end of the negative aligned XG range.
52 define i64 @f5(i64 %a, i64 *%src) {
53 ; CHECK-LABEL: f5:
54 ; CHECK: xg %r2, -8(%r3)
55 ; CHECK: br %r14
56   %ptr = getelementptr i64, i64 *%src, i64 -1
57   %b = load i64, i64 *%ptr
58   %xor = xor i64 %a, %b
59   ret i64 %xor
62 ; Check the low end of the XG range.
63 define i64 @f6(i64 %a, i64 *%src) {
64 ; CHECK-LABEL: f6:
65 ; CHECK: xg %r2, -524288(%r3)
66 ; CHECK: br %r14
67   %ptr = getelementptr i64, i64 *%src, i64 -65536
68   %b = load i64, i64 *%ptr
69   %xor = xor i64 %a, %b
70   ret i64 %xor
73 ; Check the next doubleword down, which needs separate address logic.
74 ; Other sequences besides this one would be OK.
75 define i64 @f7(i64 %a, i64 *%src) {
76 ; CHECK-LABEL: f7:
77 ; CHECK: agfi %r3, -524296
78 ; CHECK: xg %r2, 0(%r3)
79 ; CHECK: br %r14
80   %ptr = getelementptr i64, i64 *%src, i64 -65537
81   %b = load i64, i64 *%ptr
82   %xor = xor i64 %a, %b
83   ret i64 %xor
86 ; Check that XG allows an index.
87 define i64 @f8(i64 %a, i64 %src, i64 %index) {
88 ; CHECK-LABEL: f8:
89 ; CHECK: xg %r2, 524280({{%r4,%r3|%r3,%r4}})
90 ; CHECK: br %r14
91   %add1 = add i64 %src, %index
92   %add2 = add i64 %add1, 524280
93   %ptr = inttoptr i64 %add2 to i64 *
94   %b = load i64, i64 *%ptr
95   %xor = xor i64 %a, %b
96   ret i64 %xor
99 ; Check that XORs of spilled values can use OG rather than OGR.
100 define i64 @f9(i64 *%ptr0) {
101 ; CHECK-LABEL: f9:
102 ; CHECK: brasl %r14, foo@PLT
103 ; CHECK: xg %r2, 160(%r15)
104 ; CHECK: br %r14
105   %ptr1 = getelementptr i64, i64 *%ptr0, i64 2
106   %ptr2 = getelementptr i64, i64 *%ptr0, i64 4
107   %ptr3 = getelementptr i64, i64 *%ptr0, i64 6
108   %ptr4 = getelementptr i64, i64 *%ptr0, i64 8
109   %ptr5 = getelementptr i64, i64 *%ptr0, i64 10
110   %ptr6 = getelementptr i64, i64 *%ptr0, i64 12
111   %ptr7 = getelementptr i64, i64 *%ptr0, i64 14
112   %ptr8 = getelementptr i64, i64 *%ptr0, i64 16
113   %ptr9 = getelementptr i64, i64 *%ptr0, i64 18
115   %val0 = load i64, i64 *%ptr0
116   %val1 = load i64, i64 *%ptr1
117   %val2 = load i64, i64 *%ptr2
118   %val3 = load i64, i64 *%ptr3
119   %val4 = load i64, i64 *%ptr4
120   %val5 = load i64, i64 *%ptr5
121   %val6 = load i64, i64 *%ptr6
122   %val7 = load i64, i64 *%ptr7
123   %val8 = load i64, i64 *%ptr8
124   %val9 = load i64, i64 *%ptr9
126   %ret = call i64 @foo()
128   %xor0 = xor i64 %ret, %val0
129   %xor1 = xor i64 %xor0, %val1
130   %xor2 = xor i64 %xor1, %val2
131   %xor3 = xor i64 %xor2, %val3
132   %xor4 = xor i64 %xor3, %val4
133   %xor5 = xor i64 %xor4, %val5
134   %xor6 = xor i64 %xor5, %val6
135   %xor7 = xor i64 %xor6, %val7
136   %xor8 = xor i64 %xor7, %val8
137   %xor9 = xor i64 %xor8, %val9
139   ret i64 %xor9