test/Transforms/InstCombine/AArch64/2012-04-23-Neon-Intrinsics.ll

   1 ; RUN: opt -S -instcombine < %s | FileCheck %s
   2 ; ARM64 neon intrinsic variants - <rdar://problem/12349617>
   3 ; REQUIRES: aarch64
   4
   5 define <4 x i32> @mulByZeroARM64(<4 x i16> %x) nounwind readnone ssp {
   6 entry:
   7   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> %x, <4 x i16> zeroinitializer) nounwind
   8   ret <4 x i32> %a
   9 ; CHECK: entry:
  10 ; CHECK-NEXT: ret <4 x i32> zeroinitializer
  11 }
  12
  13 define <4 x i32> @mulByOneARM64(<4 x i16> %x) nounwind readnone ssp {
  14 entry:
  15   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> %x, <4 x i16> <i16 1, i16 1, i16 1, i16 1>) nounwind
  16   ret <4 x i32> %a
  17 ; CHECK: entry:
  18 ; CHECK-NEXT: %a = sext <4 x i16> %x to <4 x i32>
  19 ; CHECK-NEXT: ret <4 x i32> %a
  20 }
  21
  22 define <4 x i32> @constantMulARM64() nounwind readnone ssp {
  23 entry:
  24   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 3, i16 3, i16 3, i16 3>, <4 x i16> <i16 2, i16 2, i16 2, i16 2>) nounwind
  25   ret <4 x i32> %a
  26 ; CHECK: entry:
  27 ; CHECK-NEXT: ret <4 x i32> <i32 6, i32 6, i32 6, i32 6>
  28 }
  29
  30 define <4 x i32> @constantMulSARM64() nounwind readnone ssp {
  31 entry:
  32   %b = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 -1, i16 -1, i16 -1, i16 -1>, <4 x i16> <i16 1, i16 1, i16 1, i16 1>) nounwind
  33   ret <4 x i32> %b
  34 ; CHECK: entry:
  35 ; CHECK-NEXT: ret <4 x i32> <i32 -1, i32 -1, i32 -1, i32 -1>
  36 }
  37
  38 define <4 x i32> @constantMulUARM64() nounwind readnone ssp {
  39 entry:
  40   %b = tail call <4 x i32> @llvm.aarch64.neon.umull.v4i32(<4 x i16> <i16 -1, i16 -1, i16 -1, i16 -1>, <4 x i16> <i16 1, i16 1, i16 1, i16 1>) nounwind
  41   ret <4 x i32> %b
  42 ; CHECK: entry:
  43 ; CHECK-NEXT: ret <4 x i32> <i32 65535, i32 65535, i32 65535, i32 65535>
  44 }
  45
  46 define <4 x i32> @complex1ARM64(<4 x i16> %x) nounwind readnone ssp {
  47 entry:
  48   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 2, i16 2, i16 2, i16 2>, <4 x i16> %x) nounwind
  49   %b = add <4 x i32> zeroinitializer, %a
  50   ret <4 x i32> %b
  51 ; CHECK: entry:
  52 ; CHECK-NEXT: %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 2, i16 2, i16 2, i16 2>, <4 x i16> %x) [[NUW:#[0-9]+]]
  53 ; CHECK-NEXT: ret <4 x i32> %a
  54 }
  55
  56 define <4 x i32> @complex2ARM64(<4 x i32> %x) nounwind readnone ssp {
  57 entry:
  58   %a = tail call <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16> <i16 3, i16 3, i16 3, i16 3>, <4 x i16> <i16 2, i16 2, i16 2, i16 2>) nounwind
  59   %b = add <4 x i32> %x, %a
  60   ret <4 x i32> %b
  61 ; CHECK: entry:
  62 ; CHECK-NEXT: %b = add <4 x i32> %x, <i32 6, i32 6, i32 6, i32 6>
  63 ; CHECK-NEXT: ret <4 x i32> %b
  64 }
  65
  66 declare <4 x i32> @llvm.aarch64.neon.smull.v4i32(<4 x i16>, <4 x i16>) nounwind readnone
  67 declare <4 x i32> @llvm.aarch64.neon.umull.v4i32(<4 x i16>, <4 x i16>) nounwind readnone
  68
  69 ; CHECK: attributes #0 = { nounwind readnone ssp }
  70 ; CHECK: attributes #1 = { nounwind readnone }
  71 ; CHECK: attributes [[NUW]] = { nounwind }