test/CodeGen/X86/lwp-intrinsics.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i686-unknown -mattr=+lwp | FileCheck %s --check-prefixes=X86
   3 ; RUN: llc < %s -mtriple=i686-unknown -mcpu=bdver1 | FileCheck %s --check-prefixes=X86,BDVER1,X86_BDVER1
   4 ; RUN: llc < %s -mtriple=i686-unknown -mcpu=bdver2 | FileCheck %s --check-prefixes=X86,BDVER2,X86_BDVER2
   5 ; RUN: llc < %s -mtriple=i686-unknown -mcpu=bdver3 | FileCheck %s --check-prefixes=X86,BDVER3,X86_BDVER3
   6 ; RUN: llc < %s -mtriple=i686-unknown -mcpu=bdver4 | FileCheck %s --check-prefixes=X86,BDVER4,X86_BDVER4
   7 ; RUN: llc < %s -mtriple=x86_64-unknown -mattr=+lwp | FileCheck %s --check-prefixes=X64
   8 ; RUN: llc < %s -mtriple=x86_64-unknown -mcpu=bdver1 | FileCheck %s --check-prefixes=X64,BDVER1,X64_BDVER1
   9 ; RUN: llc < %s -mtriple=x86_64-unknown -mcpu=bdver2 | FileCheck %s --check-prefixes=X64,BDVER2,X64_BDVER2
  10 ; RUN: llc < %s -mtriple=x86_64-unknown -mcpu=bdver3 | FileCheck %s --check-prefixes=X64,BDVER3,X64_BDVER3
  11 ; RUN: llc < %s -mtriple=x86_64-unknown -mcpu=bdver4 | FileCheck %s --check-prefixes=X64,BDVER4,X64_BDVER4
  12
  13 define void @test_llwpcb(i8 *%a0) nounwind {
  14 ; X86-LABEL: test_llwpcb:
  15 ; X86:       # %bb.0:
  16 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
  17 ; X86-NEXT:    llwpcb %eax
  18 ; X86-NEXT:    retl
  19 ;
  20 ; X64-LABEL: test_llwpcb:
  21 ; X64:       # %bb.0:
  22 ; X64-NEXT:    llwpcb %rdi
  23 ; X64-NEXT:    retq
  24   tail call void @llvm.x86.llwpcb(i8 *%a0)
  25   ret void
  26 }
  27
  28 define i8* @test_slwpcb(i8 *%a0) nounwind {
  29 ; X86-LABEL: test_slwpcb:
  30 ; X86:       # %bb.0:
  31 ; X86-NEXT:    slwpcb %eax
  32 ; X86-NEXT:    retl
  33 ;
  34 ; X64-LABEL: test_slwpcb:
  35 ; X64:       # %bb.0:
  36 ; X64-NEXT:    slwpcb %rax
  37 ; X64-NEXT:    retq
  38   %1 = tail call i8* @llvm.x86.slwpcb()
  39   ret i8 *%1
  40 }
  41
  42 define i8 @test_lwpins32_rri(i32 %a0, i32 %a1) nounwind {
  43 ; X86_BDVER1-LABEL: test_lwpins32_rri:
  44 ; X86_BDVER1:       # %bb.0:
  45 ; X86_BDVER1-NEXT:    movl {{[0-9]+}}(%esp), %ecx
  46 ; X86_BDVER1-NEXT:    movl {{[0-9]+}}(%esp), %eax
  47 ; X86_BDVER1-NEXT:    addl %ecx, %ecx
  48 ; X86_BDVER1-NEXT:    lwpins $-1985229329, %ecx, %eax # imm = 0x89ABCDEF
  49 ; X86_BDVER1-NEXT:    setb %al
  50 ; X86_BDVER1-NEXT:    retl
  51 ;
  52 ; X86_BDVER2-LABEL: test_lwpins32_rri:
  53 ; X86_BDVER2:       # %bb.0:
  54 ; X86_BDVER2-NEXT:    movl {{[0-9]+}}(%esp), %ecx
  55 ; X86_BDVER2-NEXT:    movl {{[0-9]+}}(%esp), %eax
  56 ; X86_BDVER2-NEXT:    addl %ecx, %ecx
  57 ; X86_BDVER2-NEXT:    lwpins $-1985229329, %ecx, %eax # imm = 0x89ABCDEF
  58 ; X86_BDVER2-NEXT:    setb %al
  59 ; X86_BDVER2-NEXT:    retl
  60 ;
  61 ; X86_BDVER3-LABEL: test_lwpins32_rri:
  62 ; X86_BDVER3:       # %bb.0:
  63 ; X86_BDVER3-NEXT:    movl {{[0-9]+}}(%esp), %eax
  64 ; X86_BDVER3-NEXT:    movl {{[0-9]+}}(%esp), %ecx
  65 ; X86_BDVER3-NEXT:    addl %ecx, %ecx
  66 ; X86_BDVER3-NEXT:    lwpins $-1985229329, %ecx, %eax # imm = 0x89ABCDEF
  67 ; X86_BDVER3-NEXT:    setb %al
  68 ; X86_BDVER3-NEXT:    retl
  69 ;
  70 ; X86_BDVER4-LABEL: test_lwpins32_rri:
  71 ; X86_BDVER4:       # %bb.0:
  72 ; X86_BDVER4-NEXT:    movl {{[0-9]+}}(%esp), %eax
  73 ; X86_BDVER4-NEXT:    movl {{[0-9]+}}(%esp), %ecx
  74 ; X86_BDVER4-NEXT:    addl %ecx, %ecx
  75 ; X86_BDVER4-NEXT:    lwpins $-1985229329, %ecx, %eax # imm = 0x89ABCDEF
  76 ; X86_BDVER4-NEXT:    setb %al
  77 ; X86_BDVER4-NEXT:    retl
  78 ;
  79 ; X64-LABEL: test_lwpins32_rri:
  80 ; X64:       # %bb.0:
  81 ; X64-NEXT:    addl %esi, %esi
  82 ; X64-NEXT:    lwpins $-1985229329, %esi, %edi # imm = 0x89ABCDEF
  83 ; X64-NEXT:    setb %al
  84 ; X64-NEXT:    retq
  85   %1 = add i32 %a1, %a1
  86   %2 = tail call i8 @llvm.x86.lwpins32(i32 %a0, i32 %1, i32 2309737967)
  87   ret i8 %2
  88 }
  89
  90 define i8 @test_lwpins32_rmi(i32 %a0, i32 *%p1) nounwind {
  91 ; X86-LABEL: test_lwpins32_rmi:
  92 ; X86:       # %bb.0:
  93 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
  94 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %ecx
  95 ; X86-NEXT:    lwpins $1985229328, (%eax), %ecx # imm = 0x76543210
  96 ; X86-NEXT:    setb %al
  97 ; X86-NEXT:    retl
  98 ;
  99 ; X64-LABEL: test_lwpins32_rmi:
 100 ; X64:       # %bb.0:
 101 ; X64-NEXT:    lwpins $1985229328, (%rsi), %edi # imm = 0x76543210
 102 ; X64-NEXT:    setb %al
 103 ; X64-NEXT:    retq
 104   %a1 = load i32, i32 *%p1
 105   %1 = tail call i8 @llvm.x86.lwpins32(i32 %a0, i32 %a1, i32 1985229328)
 106   ret i8 %1
 107 }
 108
 109 define void @test_lwpval32_rri(i32 %a0, i32 %a1) nounwind {
 110 ; X86_BDVER1-LABEL: test_lwpval32_rri:
 111 ; X86_BDVER1:       # %bb.0:
 112 ; X86_BDVER1-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 113 ; X86_BDVER1-NEXT:    movl {{[0-9]+}}(%esp), %eax
 114 ; X86_BDVER1-NEXT:    addl %ecx, %ecx
 115 ; X86_BDVER1-NEXT:    lwpval $-19088744, %ecx, %eax # imm = 0xFEDCBA98
 116 ; X86_BDVER1-NEXT:    retl
 117 ;
 118 ; X86_BDVER2-LABEL: test_lwpval32_rri:
 119 ; X86_BDVER2:       # %bb.0:
 120 ; X86_BDVER2-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 121 ; X86_BDVER2-NEXT:    movl {{[0-9]+}}(%esp), %eax
 122 ; X86_BDVER2-NEXT:    addl %ecx, %ecx
 123 ; X86_BDVER2-NEXT:    lwpval $-19088744, %ecx, %eax # imm = 0xFEDCBA98
 124 ; X86_BDVER2-NEXT:    retl
 125 ;
 126 ; X86_BDVER3-LABEL: test_lwpval32_rri:
 127 ; X86_BDVER3:       # %bb.0:
 128 ; X86_BDVER3-NEXT:    movl {{[0-9]+}}(%esp), %eax
 129 ; X86_BDVER3-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 130 ; X86_BDVER3-NEXT:    addl %ecx, %ecx
 131 ; X86_BDVER3-NEXT:    lwpval $-19088744, %ecx, %eax # imm = 0xFEDCBA98
 132 ; X86_BDVER3-NEXT:    retl
 133 ;
 134 ; X86_BDVER4-LABEL: test_lwpval32_rri:
 135 ; X86_BDVER4:       # %bb.0:
 136 ; X86_BDVER4-NEXT:    movl {{[0-9]+}}(%esp), %eax
 137 ; X86_BDVER4-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 138 ; X86_BDVER4-NEXT:    addl %ecx, %ecx
 139 ; X86_BDVER4-NEXT:    lwpval $-19088744, %ecx, %eax # imm = 0xFEDCBA98
 140 ; X86_BDVER4-NEXT:    retl
 141 ;
 142 ; X64-LABEL: test_lwpval32_rri:
 143 ; X64:       # %bb.0:
 144 ; X64-NEXT:    addl %esi, %esi
 145 ; X64-NEXT:    lwpval $-19088744, %esi, %edi # imm = 0xFEDCBA98
 146 ; X64-NEXT:    retq
 147   %1 = add i32 %a1, %a1
 148   tail call void @llvm.x86.lwpval32(i32 %a0, i32 %1, i32 4275878552)
 149   ret void
 150 }
 151
 152 define void @test_lwpval32_rmi(i32 %a0, i32 *%p1) nounwind {
 153 ; X86-LABEL: test_lwpval32_rmi:
 154 ; X86:       # %bb.0:
 155 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 156 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 157 ; X86-NEXT:    lwpval $305419896, (%eax), %ecx # imm = 0x12345678
 158 ; X86-NEXT:    retl
 159 ;
 160 ; X64-LABEL: test_lwpval32_rmi:
 161 ; X64:       # %bb.0:
 162 ; X64-NEXT:    lwpval $305419896, (%rsi), %edi # imm = 0x12345678
 163 ; X64-NEXT:    retq
 164   %a1 = load i32, i32 *%p1
 165   tail call void @llvm.x86.lwpval32(i32 %a0, i32 %a1, i32 305419896)
 166   ret void
 167 }
 168
 169 declare void @llvm.x86.llwpcb(i8*) nounwind
 170 declare i8* @llvm.x86.slwpcb() nounwind
 171 declare i8 @llvm.x86.lwpins32(i32, i32, i32) nounwind
 172 declare void @llvm.x86.lwpval32(i32, i32, i32) nounwind