| blob | 7441ce580271ecdcd7e0aba29ad7d35f532328f2 |
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=x86_64-unknown-unknown -mattr=+sse2 | FileCheck %s --check-prefixes=ALL,SSE,SSE2
3 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=x86_64-unknown-unknown -mattr=+sse4.1 | FileCheck %s --check-prefixes=ALL,SSE,SSE41
4 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=x86_64-unknown-unknown -mattr=+avx | FileCheck %s --check-prefixes=ALL,AVX,VEX,AVX1
5 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=x86_64-unknown-unknown -mattr=+avx2 | FileCheck %s --check-prefixes=ALL,AVX,VEX,AVX2
6 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=x86_64-unknown-unknown -mattr=+avx512f | FileCheck %s --check-prefixes=ALL,AVX,AVX512,AVX512F
7 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=x86_64-unknown-unknown -mattr=+avx512f,+avx512vl | FileCheck %s --check-prefixes=ALL,AVX,AVX512,AVX512VL
8 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=x86_64-unknown-unknown -mattr=+avx512dq | FileCheck %s --check-prefixes=ALL,AVX,AVX512,AVX512DQ
9 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=x86_64-unknown-unknown -mattr=+avx512dq,+avx512vl | FileCheck %s --check-prefixes=ALL,AVX,AVX512,AVX512VLDQ
10 ;
11 ; 32-bit tests to make sure we're not doing anything stupid.
12 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=i686-unknown-unknown
13 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=i686-unknown-unknown -mattr=+sse
14 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=i686-unknown-unknown -mattr=+sse2
15 ; RUN: llc < %s -x86-experimental-vector-widening-legalization -mtriple=i686-unknown-unknown -mattr=+sse4.1
17 ;
18 ; Signed Integer to Double
19 ;
21 define <2 x double> @sitofp_2i64_to_2f64(<2 x i64> %a) {
22 ; SSE2-LABEL: sitofp_2i64_to_2f64:
23 ; SSE2: # %bb.0:
24 ; SSE2-NEXT: movq %xmm0, %rax
25 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm1
26 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
27 ; SSE2-NEXT: movq %xmm0, %rax
28 ; SSE2-NEXT: xorps %xmm0, %xmm0
29 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm0
30 ; SSE2-NEXT: movlhps {{.*#+}} xmm1 = xmm1[0],xmm0[0]
31 ; SSE2-NEXT: movaps %xmm1, %xmm0
32 ; SSE2-NEXT: retq
33 ;
34 ; SSE41-LABEL: sitofp_2i64_to_2f64:
35 ; SSE41: # %bb.0:
36 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
37 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm1
38 ; SSE41-NEXT: movq %xmm0, %rax
39 ; SSE41-NEXT: xorps %xmm0, %xmm0
40 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm0
41 ; SSE41-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
42 ; SSE41-NEXT: retq
43 ;
44 ; VEX-LABEL: sitofp_2i64_to_2f64:
45 ; VEX: # %bb.0:
46 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
47 ; VEX-NEXT: vcvtsi2sdq %rax, %xmm1, %xmm1
48 ; VEX-NEXT: vmovq %xmm0, %rax
49 ; VEX-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm0
50 ; VEX-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
51 ; VEX-NEXT: retq
52 ;
53 ; AVX512F-LABEL: sitofp_2i64_to_2f64:
54 ; AVX512F: # %bb.0:
55 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
56 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm1, %xmm1
57 ; AVX512F-NEXT: vmovq %xmm0, %rax
58 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm0
59 ; AVX512F-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
60 ; AVX512F-NEXT: retq
61 ;
62 ; AVX512VL-LABEL: sitofp_2i64_to_2f64:
63 ; AVX512VL: # %bb.0:
64 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
65 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm1, %xmm1
66 ; AVX512VL-NEXT: vmovq %xmm0, %rax
67 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm0
68 ; AVX512VL-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
69 ; AVX512VL-NEXT: retq
70 ;
71 ; AVX512DQ-LABEL: sitofp_2i64_to_2f64:
72 ; AVX512DQ: # %bb.0:
73 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
74 ; AVX512DQ-NEXT: vcvtqq2pd %zmm0, %zmm0
75 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
76 ; AVX512DQ-NEXT: vzeroupper
77 ; AVX512DQ-NEXT: retq
78 ;
79 ; AVX512VLDQ-LABEL: sitofp_2i64_to_2f64:
80 ; AVX512VLDQ: # %bb.0:
81 ; AVX512VLDQ-NEXT: vcvtqq2pd %xmm0, %xmm0
82 ; AVX512VLDQ-NEXT: retq
83 %cvt = sitofp <2 x i64> %a to <2 x double>
84 ret <2 x double> %cvt
85 }
87 define <2 x double> @sitofp_2i32_to_2f64(<4 x i32> %a) {
88 ; SSE-LABEL: sitofp_2i32_to_2f64:
89 ; SSE: # %bb.0:
90 ; SSE-NEXT: cvtdq2pd %xmm0, %xmm0
91 ; SSE-NEXT: retq
92 ;
93 ; AVX-LABEL: sitofp_2i32_to_2f64:
94 ; AVX: # %bb.0:
95 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
96 ; AVX-NEXT: retq
97 %shuf = shufflevector <4 x i32> %a, <4 x i32> undef, <2 x i32> <i32 0, i32 1>
98 %cvt = sitofp <2 x i32> %shuf to <2 x double>
99 ret <2 x double> %cvt
100 }
102 define <2 x double> @sitofp_4i32_to_2f64(<4 x i32> %a) {
103 ; SSE-LABEL: sitofp_4i32_to_2f64:
104 ; SSE: # %bb.0:
105 ; SSE-NEXT: cvtdq2pd %xmm0, %xmm0
106 ; SSE-NEXT: retq
107 ;
108 ; AVX-LABEL: sitofp_4i32_to_2f64:
109 ; AVX: # %bb.0:
110 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
111 ; AVX-NEXT: retq
112 %cvt = sitofp <4 x i32> %a to <4 x double>
113 %shuf = shufflevector <4 x double> %cvt, <4 x double> undef, <2 x i32> <i32 0, i32 1>
114 ret <2 x double> %shuf
115 }
117 define <2 x double> @sitofp_2i16_to_2f64(<8 x i16> %a) {
118 ; SSE2-LABEL: sitofp_2i16_to_2f64:
119 ; SSE2: # %bb.0:
120 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
121 ; SSE2-NEXT: psrad $16, %xmm0
122 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
123 ; SSE2-NEXT: retq
124 ;
125 ; SSE41-LABEL: sitofp_2i16_to_2f64:
126 ; SSE41: # %bb.0:
127 ; SSE41-NEXT: pmovsxwd %xmm0, %xmm0
128 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
129 ; SSE41-NEXT: retq
130 ;
131 ; AVX-LABEL: sitofp_2i16_to_2f64:
132 ; AVX: # %bb.0:
133 ; AVX-NEXT: vpmovsxwd %xmm0, %xmm0
134 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
135 ; AVX-NEXT: retq
136 %shuf = shufflevector <8 x i16> %a, <8 x i16> undef, <2 x i32> <i32 0, i32 1>
137 %cvt = sitofp <2 x i16> %shuf to <2 x double>
138 ret <2 x double> %cvt
139 }
141 define <2 x double> @sitofp_8i16_to_2f64(<8 x i16> %a) {
142 ; SSE2-LABEL: sitofp_8i16_to_2f64:
143 ; SSE2: # %bb.0:
144 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
145 ; SSE2-NEXT: psrad $16, %xmm0
146 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
147 ; SSE2-NEXT: retq
148 ;
149 ; SSE41-LABEL: sitofp_8i16_to_2f64:
150 ; SSE41: # %bb.0:
151 ; SSE41-NEXT: pmovsxwd %xmm0, %xmm0
152 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
153 ; SSE41-NEXT: retq
154 ;
155 ; VEX-LABEL: sitofp_8i16_to_2f64:
156 ; VEX: # %bb.0:
157 ; VEX-NEXT: vpmovsxwd %xmm0, %xmm0
158 ; VEX-NEXT: vcvtdq2pd %xmm0, %xmm0
159 ; VEX-NEXT: retq
160 ;
161 ; AVX512-LABEL: sitofp_8i16_to_2f64:
162 ; AVX512: # %bb.0:
163 ; AVX512-NEXT: vpmovsxwd %xmm0, %ymm0
164 ; AVX512-NEXT: vcvtdq2pd %ymm0, %zmm0
165 ; AVX512-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
166 ; AVX512-NEXT: vzeroupper
167 ; AVX512-NEXT: retq
168 %cvt = sitofp <8 x i16> %a to <8 x double>
169 %shuf = shufflevector <8 x double> %cvt, <8 x double> undef, <2 x i32> <i32 0, i32 1>
170 ret <2 x double> %shuf
171 }
173 define <2 x double> @sitofp_2i8_to_2f64(<16 x i8> %a) {
174 ; SSE2-LABEL: sitofp_2i8_to_2f64:
175 ; SSE2: # %bb.0:
176 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
177 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
178 ; SSE2-NEXT: psrad $24, %xmm0
179 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
180 ; SSE2-NEXT: retq
181 ;
182 ; SSE41-LABEL: sitofp_2i8_to_2f64:
183 ; SSE41: # %bb.0:
184 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm0
185 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
186 ; SSE41-NEXT: retq
187 ;
188 ; AVX-LABEL: sitofp_2i8_to_2f64:
189 ; AVX: # %bb.0:
190 ; AVX-NEXT: vpmovsxbd %xmm0, %xmm0
191 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
192 ; AVX-NEXT: retq
193 %shuf = shufflevector <16 x i8> %a, <16 x i8> undef, <2 x i32> <i32 0, i32 1>
194 %cvt = sitofp <2 x i8> %shuf to <2 x double>
195 ret <2 x double> %cvt
196 }
198 define <2 x double> @sitofp_16i8_to_2f64(<16 x i8> %a) {
199 ; SSE2-LABEL: sitofp_16i8_to_2f64:
200 ; SSE2: # %bb.0:
201 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
202 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
203 ; SSE2-NEXT: psrad $24, %xmm0
204 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
205 ; SSE2-NEXT: retq
206 ;
207 ; SSE41-LABEL: sitofp_16i8_to_2f64:
208 ; SSE41: # %bb.0:
209 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm0
210 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
211 ; SSE41-NEXT: retq
212 ;
213 ; VEX-LABEL: sitofp_16i8_to_2f64:
214 ; VEX: # %bb.0:
215 ; VEX-NEXT: vpmovsxbd %xmm0, %xmm0
216 ; VEX-NEXT: vcvtdq2pd %xmm0, %xmm0
217 ; VEX-NEXT: retq
218 ;
219 ; AVX512-LABEL: sitofp_16i8_to_2f64:
220 ; AVX512: # %bb.0:
221 ; AVX512-NEXT: vpmovsxbd %xmm0, %zmm0
222 ; AVX512-NEXT: vcvtdq2pd %ymm0, %zmm0
223 ; AVX512-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
224 ; AVX512-NEXT: vzeroupper
225 ; AVX512-NEXT: retq
226 %cvt = sitofp <16 x i8> %a to <16 x double>
227 %shuf = shufflevector <16 x double> %cvt, <16 x double> undef, <2 x i32> <i32 0, i32 1>
228 ret <2 x double> %shuf
229 }
231 define <4 x double> @sitofp_4i64_to_4f64(<4 x i64> %a) {
232 ; SSE2-LABEL: sitofp_4i64_to_4f64:
233 ; SSE2: # %bb.0:
234 ; SSE2-NEXT: movq %xmm0, %rax
235 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm2
236 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
237 ; SSE2-NEXT: movq %xmm0, %rax
238 ; SSE2-NEXT: xorps %xmm0, %xmm0
239 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm0
240 ; SSE2-NEXT: movlhps {{.*#+}} xmm2 = xmm2[0],xmm0[0]
241 ; SSE2-NEXT: movq %xmm1, %rax
242 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm3
243 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm1[2,3,0,1]
244 ; SSE2-NEXT: movq %xmm0, %rax
245 ; SSE2-NEXT: xorps %xmm0, %xmm0
246 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm0
247 ; SSE2-NEXT: movlhps {{.*#+}} xmm3 = xmm3[0],xmm0[0]
248 ; SSE2-NEXT: movaps %xmm2, %xmm0
249 ; SSE2-NEXT: movaps %xmm3, %xmm1
250 ; SSE2-NEXT: retq
251 ;
252 ; SSE41-LABEL: sitofp_4i64_to_4f64:
253 ; SSE41: # %bb.0:
254 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
255 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm2
256 ; SSE41-NEXT: movq %xmm0, %rax
257 ; SSE41-NEXT: xorps %xmm0, %xmm0
258 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm0
259 ; SSE41-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
260 ; SSE41-NEXT: pextrq $1, %xmm1, %rax
261 ; SSE41-NEXT: xorps %xmm2, %xmm2
262 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm2
263 ; SSE41-NEXT: movq %xmm1, %rax
264 ; SSE41-NEXT: xorps %xmm1, %xmm1
265 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm1
266 ; SSE41-NEXT: movlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
267 ; SSE41-NEXT: retq
268 ;
269 ; AVX1-LABEL: sitofp_4i64_to_4f64:
270 ; AVX1: # %bb.0:
271 ; AVX1-NEXT: vextractf128 $1, %ymm0, %xmm1
272 ; AVX1-NEXT: vpextrq $1, %xmm1, %rax
273 ; AVX1-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm2
274 ; AVX1-NEXT: vmovq %xmm1, %rax
275 ; AVX1-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm1
276 ; AVX1-NEXT: vmovlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
277 ; AVX1-NEXT: vpextrq $1, %xmm0, %rax
278 ; AVX1-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm2
279 ; AVX1-NEXT: vmovq %xmm0, %rax
280 ; AVX1-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm0
281 ; AVX1-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
282 ; AVX1-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
283 ; AVX1-NEXT: retq
284 ;
285 ; AVX2-LABEL: sitofp_4i64_to_4f64:
286 ; AVX2: # %bb.0:
287 ; AVX2-NEXT: vextracti128 $1, %ymm0, %xmm1
288 ; AVX2-NEXT: vpextrq $1, %xmm1, %rax
289 ; AVX2-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm2
290 ; AVX2-NEXT: vmovq %xmm1, %rax
291 ; AVX2-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm1
292 ; AVX2-NEXT: vmovlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
293 ; AVX2-NEXT: vpextrq $1, %xmm0, %rax
294 ; AVX2-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm2
295 ; AVX2-NEXT: vmovq %xmm0, %rax
296 ; AVX2-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm0
297 ; AVX2-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
298 ; AVX2-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
299 ; AVX2-NEXT: retq
300 ;
301 ; AVX512F-LABEL: sitofp_4i64_to_4f64:
302 ; AVX512F: # %bb.0:
303 ; AVX512F-NEXT: vextracti128 $1, %ymm0, %xmm1
304 ; AVX512F-NEXT: vpextrq $1, %xmm1, %rax
305 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm2
306 ; AVX512F-NEXT: vmovq %xmm1, %rax
307 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm1
308 ; AVX512F-NEXT: vmovlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
309 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
310 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm2
311 ; AVX512F-NEXT: vmovq %xmm0, %rax
312 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm0
313 ; AVX512F-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
314 ; AVX512F-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
315 ; AVX512F-NEXT: retq
316 ;
317 ; AVX512VL-LABEL: sitofp_4i64_to_4f64:
318 ; AVX512VL: # %bb.0:
319 ; AVX512VL-NEXT: vextracti128 $1, %ymm0, %xmm1
320 ; AVX512VL-NEXT: vpextrq $1, %xmm1, %rax
321 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm2
322 ; AVX512VL-NEXT: vmovq %xmm1, %rax
323 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm1
324 ; AVX512VL-NEXT: vmovlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
325 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
326 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm2
327 ; AVX512VL-NEXT: vmovq %xmm0, %rax
328 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm0
329 ; AVX512VL-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
330 ; AVX512VL-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
331 ; AVX512VL-NEXT: retq
332 ;
333 ; AVX512DQ-LABEL: sitofp_4i64_to_4f64:
334 ; AVX512DQ: # %bb.0:
335 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 def $zmm0
336 ; AVX512DQ-NEXT: vcvtqq2pd %zmm0, %zmm0
337 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
338 ; AVX512DQ-NEXT: retq
339 ;
340 ; AVX512VLDQ-LABEL: sitofp_4i64_to_4f64:
341 ; AVX512VLDQ: # %bb.0:
342 ; AVX512VLDQ-NEXT: vcvtqq2pd %ymm0, %ymm0
343 ; AVX512VLDQ-NEXT: retq
344 %cvt = sitofp <4 x i64> %a to <4 x double>
345 ret <4 x double> %cvt
346 }
348 define <4 x double> @sitofp_4i32_to_4f64(<4 x i32> %a) {
349 ; SSE-LABEL: sitofp_4i32_to_4f64:
350 ; SSE: # %bb.0:
351 ; SSE-NEXT: cvtdq2pd %xmm0, %xmm2
352 ; SSE-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
353 ; SSE-NEXT: cvtdq2pd %xmm0, %xmm1
354 ; SSE-NEXT: movaps %xmm2, %xmm0
355 ; SSE-NEXT: retq
356 ;
357 ; AVX-LABEL: sitofp_4i32_to_4f64:
358 ; AVX: # %bb.0:
359 ; AVX-NEXT: vcvtdq2pd %xmm0, %ymm0
360 ; AVX-NEXT: retq
361 %cvt = sitofp <4 x i32> %a to <4 x double>
362 ret <4 x double> %cvt
363 }
365 define <4 x double> @sitofp_4i16_to_4f64(<8 x i16> %a) {
366 ; SSE2-LABEL: sitofp_4i16_to_4f64:
367 ; SSE2: # %bb.0:
368 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
369 ; SSE2-NEXT: psrad $16, %xmm1
370 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm0
371 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
372 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
373 ; SSE2-NEXT: retq
374 ;
375 ; SSE41-LABEL: sitofp_4i16_to_4f64:
376 ; SSE41: # %bb.0:
377 ; SSE41-NEXT: pmovsxwd %xmm0, %xmm1
378 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
379 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
380 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
381 ; SSE41-NEXT: retq
382 ;
383 ; AVX-LABEL: sitofp_4i16_to_4f64:
384 ; AVX: # %bb.0:
385 ; AVX-NEXT: vpmovsxwd %xmm0, %xmm0
386 ; AVX-NEXT: vcvtdq2pd %xmm0, %ymm0
387 ; AVX-NEXT: retq
388 %shuf = shufflevector <8 x i16> %a, <8 x i16> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
389 %cvt = sitofp <4 x i16> %shuf to <4 x double>
390 ret <4 x double> %cvt
391 }
393 define <4 x double> @sitofp_8i16_to_4f64(<8 x i16> %a) {
394 ; SSE2-LABEL: sitofp_8i16_to_4f64:
395 ; SSE2: # %bb.0:
396 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
397 ; SSE2-NEXT: psrad $16, %xmm1
398 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm0
399 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
400 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
401 ; SSE2-NEXT: retq
402 ;
403 ; SSE41-LABEL: sitofp_8i16_to_4f64:
404 ; SSE41: # %bb.0:
405 ; SSE41-NEXT: pmovsxwd %xmm0, %xmm1
406 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
407 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
408 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
409 ; SSE41-NEXT: retq
410 ;
411 ; VEX-LABEL: sitofp_8i16_to_4f64:
412 ; VEX: # %bb.0:
413 ; VEX-NEXT: vpmovsxwd %xmm0, %xmm0
414 ; VEX-NEXT: vcvtdq2pd %xmm0, %ymm0
415 ; VEX-NEXT: retq
416 ;
417 ; AVX512-LABEL: sitofp_8i16_to_4f64:
418 ; AVX512: # %bb.0:
419 ; AVX512-NEXT: vpmovsxwd %xmm0, %ymm0
420 ; AVX512-NEXT: vcvtdq2pd %ymm0, %zmm0
421 ; AVX512-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
422 ; AVX512-NEXT: retq
423 %cvt = sitofp <8 x i16> %a to <8 x double>
424 %shuf = shufflevector <8 x double> %cvt, <8 x double> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
425 ret <4 x double> %shuf
426 }
428 define <4 x double> @sitofp_4i8_to_4f64(<16 x i8> %a) {
429 ; SSE2-LABEL: sitofp_4i8_to_4f64:
430 ; SSE2: # %bb.0:
431 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
432 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
433 ; SSE2-NEXT: psrad $24, %xmm1
434 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm0
435 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
436 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
437 ; SSE2-NEXT: retq
438 ;
439 ; SSE41-LABEL: sitofp_4i8_to_4f64:
440 ; SSE41: # %bb.0:
441 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm1
442 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
443 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
444 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
445 ; SSE41-NEXT: retq
446 ;
447 ; AVX-LABEL: sitofp_4i8_to_4f64:
448 ; AVX: # %bb.0:
449 ; AVX-NEXT: vpmovsxbd %xmm0, %xmm0
450 ; AVX-NEXT: vcvtdq2pd %xmm0, %ymm0
451 ; AVX-NEXT: retq
452 %shuf = shufflevector <16 x i8> %a, <16 x i8> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
453 %cvt = sitofp <4 x i8> %shuf to <4 x double>
454 ret <4 x double> %cvt
455 }
457 define <4 x double> @sitofp_16i8_to_4f64(<16 x i8> %a) {
458 ; SSE2-LABEL: sitofp_16i8_to_4f64:
459 ; SSE2: # %bb.0:
460 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
461 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
462 ; SSE2-NEXT: psrad $24, %xmm1
463 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm0
464 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
465 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
466 ; SSE2-NEXT: retq
467 ;
468 ; SSE41-LABEL: sitofp_16i8_to_4f64:
469 ; SSE41: # %bb.0:
470 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm1
471 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
472 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
473 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
474 ; SSE41-NEXT: retq
475 ;
476 ; VEX-LABEL: sitofp_16i8_to_4f64:
477 ; VEX: # %bb.0:
478 ; VEX-NEXT: vpmovsxbd %xmm0, %xmm0
479 ; VEX-NEXT: vcvtdq2pd %xmm0, %ymm0
480 ; VEX-NEXT: retq
481 ;
482 ; AVX512-LABEL: sitofp_16i8_to_4f64:
483 ; AVX512: # %bb.0:
484 ; AVX512-NEXT: vpmovsxbd %xmm0, %zmm0
485 ; AVX512-NEXT: vcvtdq2pd %ymm0, %zmm0
486 ; AVX512-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
487 ; AVX512-NEXT: retq
488 %cvt = sitofp <16 x i8> %a to <16 x double>
489 %shuf = shufflevector <16 x double> %cvt, <16 x double> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
490 ret <4 x double> %shuf
491 }
493 ;
494 ; Unsigned Integer to Double
495 ;
497 define <2 x double> @uitofp_2i64_to_2f64(<2 x i64> %a) {
498 ; SSE2-LABEL: uitofp_2i64_to_2f64:
499 ; SSE2: # %bb.0:
500 ; SSE2-NEXT: movdqa {{.*#+}} xmm1 = [4294967295,4294967295]
501 ; SSE2-NEXT: pand %xmm0, %xmm1
502 ; SSE2-NEXT: por {{.*}}(%rip), %xmm1
503 ; SSE2-NEXT: psrlq $32, %xmm0
504 ; SSE2-NEXT: por {{.*}}(%rip), %xmm0
505 ; SSE2-NEXT: subpd {{.*}}(%rip), %xmm0
506 ; SSE2-NEXT: addpd %xmm1, %xmm0
507 ; SSE2-NEXT: retq
508 ;
509 ; SSE41-LABEL: uitofp_2i64_to_2f64:
510 ; SSE41: # %bb.0:
511 ; SSE41-NEXT: pxor %xmm1, %xmm1
512 ; SSE41-NEXT: pblendw {{.*#+}} xmm1 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
513 ; SSE41-NEXT: por {{.*}}(%rip), %xmm1
514 ; SSE41-NEXT: psrlq $32, %xmm0
515 ; SSE41-NEXT: por {{.*}}(%rip), %xmm0
516 ; SSE41-NEXT: subpd {{.*}}(%rip), %xmm0
517 ; SSE41-NEXT: addpd %xmm1, %xmm0
518 ; SSE41-NEXT: retq
519 ;
520 ; AVX1-LABEL: uitofp_2i64_to_2f64:
521 ; AVX1: # %bb.0:
522 ; AVX1-NEXT: vpxor %xmm1, %xmm1, %xmm1
523 ; AVX1-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
524 ; AVX1-NEXT: vpor {{.*}}(%rip), %xmm1, %xmm1
525 ; AVX1-NEXT: vpsrlq $32, %xmm0, %xmm0
526 ; AVX1-NEXT: vpor {{.*}}(%rip), %xmm0, %xmm0
527 ; AVX1-NEXT: vsubpd {{.*}}(%rip), %xmm0, %xmm0
528 ; AVX1-NEXT: vaddpd %xmm0, %xmm1, %xmm0
529 ; AVX1-NEXT: retq
530 ;
531 ; AVX2-LABEL: uitofp_2i64_to_2f64:
532 ; AVX2: # %bb.0:
533 ; AVX2-NEXT: vpxor %xmm1, %xmm1, %xmm1
534 ; AVX2-NEXT: vpblendd {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
535 ; AVX2-NEXT: vpor {{.*}}(%rip), %xmm1, %xmm1
536 ; AVX2-NEXT: vpsrlq $32, %xmm0, %xmm0
537 ; AVX2-NEXT: vpor {{.*}}(%rip), %xmm0, %xmm0
538 ; AVX2-NEXT: vsubpd {{.*}}(%rip), %xmm0, %xmm0
539 ; AVX2-NEXT: vaddpd %xmm0, %xmm1, %xmm0
540 ; AVX2-NEXT: retq
541 ;
542 ; AVX512F-LABEL: uitofp_2i64_to_2f64:
543 ; AVX512F: # %bb.0:
544 ; AVX512F-NEXT: vpxor %xmm1, %xmm1, %xmm1
545 ; AVX512F-NEXT: vpblendd {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
546 ; AVX512F-NEXT: vpor {{.*}}(%rip), %xmm1, %xmm1
547 ; AVX512F-NEXT: vpsrlq $32, %xmm0, %xmm0
548 ; AVX512F-NEXT: vpor {{.*}}(%rip), %xmm0, %xmm0
549 ; AVX512F-NEXT: vsubpd {{.*}}(%rip), %xmm0, %xmm0
550 ; AVX512F-NEXT: vaddpd %xmm0, %xmm1, %xmm0
551 ; AVX512F-NEXT: retq
552 ;
553 ; AVX512VL-LABEL: uitofp_2i64_to_2f64:
554 ; AVX512VL: # %bb.0:
555 ; AVX512VL-NEXT: vpand {{.*}}(%rip), %xmm0, %xmm1
556 ; AVX512VL-NEXT: vpor {{.*}}(%rip), %xmm1, %xmm1
557 ; AVX512VL-NEXT: vpsrlq $32, %xmm0, %xmm0
558 ; AVX512VL-NEXT: vpor {{.*}}(%rip), %xmm0, %xmm0
559 ; AVX512VL-NEXT: vsubpd {{.*}}(%rip), %xmm0, %xmm0
560 ; AVX512VL-NEXT: vaddpd %xmm0, %xmm1, %xmm0
561 ; AVX512VL-NEXT: retq
562 ;
563 ; AVX512DQ-LABEL: uitofp_2i64_to_2f64:
564 ; AVX512DQ: # %bb.0:
565 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
566 ; AVX512DQ-NEXT: vcvtuqq2pd %zmm0, %zmm0
567 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
568 ; AVX512DQ-NEXT: vzeroupper
569 ; AVX512DQ-NEXT: retq
570 ;
571 ; AVX512VLDQ-LABEL: uitofp_2i64_to_2f64:
572 ; AVX512VLDQ: # %bb.0:
573 ; AVX512VLDQ-NEXT: vcvtuqq2pd %xmm0, %xmm0
574 ; AVX512VLDQ-NEXT: retq
575 %cvt = uitofp <2 x i64> %a to <2 x double>
576 ret <2 x double> %cvt
577 }
579 define <2 x double> @uitofp_2i32_to_2f64(<4 x i32> %a) {
580 ; SSE2-LABEL: uitofp_2i32_to_2f64:
581 ; SSE2: # %bb.0:
582 ; SSE2-NEXT: movdqa {{.*#+}} xmm1 = [65535,0,65535,0,0,0,0,0]
583 ; SSE2-NEXT: pand %xmm0, %xmm1
584 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
585 ; SSE2-NEXT: psrld $16, %xmm0
586 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
587 ; SSE2-NEXT: mulpd {{.*}}(%rip), %xmm0
588 ; SSE2-NEXT: addpd %xmm1, %xmm0
589 ; SSE2-NEXT: retq
590 ;
591 ; SSE41-LABEL: uitofp_2i32_to_2f64:
592 ; SSE41: # %bb.0:
593 ; SSE41-NEXT: pxor %xmm1, %xmm1
594 ; SSE41-NEXT: pblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4,5,6,7]
595 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
596 ; SSE41-NEXT: psrld $16, %xmm0
597 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
598 ; SSE41-NEXT: mulpd {{.*}}(%rip), %xmm0
599 ; SSE41-NEXT: addpd %xmm1, %xmm0
600 ; SSE41-NEXT: retq
601 ;
602 ; VEX-LABEL: uitofp_2i32_to_2f64:
603 ; VEX: # %bb.0:
604 ; VEX-NEXT: vpxor %xmm1, %xmm1, %xmm1
605 ; VEX-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4,5,6,7]
606 ; VEX-NEXT: vcvtdq2pd %xmm1, %xmm1
607 ; VEX-NEXT: vpsrld $16, %xmm0, %xmm0
608 ; VEX-NEXT: vcvtdq2pd %xmm0, %xmm0
609 ; VEX-NEXT: vmulpd {{.*}}(%rip), %xmm0, %xmm0
610 ; VEX-NEXT: vaddpd %xmm1, %xmm0, %xmm0
611 ; VEX-NEXT: retq
612 ;
613 ; AVX512F-LABEL: uitofp_2i32_to_2f64:
614 ; AVX512F: # %bb.0:
615 ; AVX512F-NEXT: # kill: def $xmm0 killed $xmm0 def $ymm0
616 ; AVX512F-NEXT: vcvtudq2pd %ymm0, %zmm0
617 ; AVX512F-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
618 ; AVX512F-NEXT: vzeroupper
619 ; AVX512F-NEXT: retq
620 ;
621 ; AVX512VL-LABEL: uitofp_2i32_to_2f64:
622 ; AVX512VL: # %bb.0:
623 ; AVX512VL-NEXT: vcvtudq2pd %xmm0, %xmm0
624 ; AVX512VL-NEXT: retq
625 ;
626 ; AVX512DQ-LABEL: uitofp_2i32_to_2f64:
627 ; AVX512DQ: # %bb.0:
628 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $ymm0
629 ; AVX512DQ-NEXT: vcvtudq2pd %ymm0, %zmm0
630 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
631 ; AVX512DQ-NEXT: vzeroupper
632 ; AVX512DQ-NEXT: retq
633 ;
634 ; AVX512VLDQ-LABEL: uitofp_2i32_to_2f64:
635 ; AVX512VLDQ: # %bb.0:
636 ; AVX512VLDQ-NEXT: vcvtudq2pd %xmm0, %xmm0
637 ; AVX512VLDQ-NEXT: retq
638 %shuf = shufflevector <4 x i32> %a, <4 x i32> undef, <2 x i32> <i32 0, i32 1>
639 %cvt = uitofp <2 x i32> %shuf to <2 x double>
640 ret <2 x double> %cvt
641 }
643 define <2 x double> @uitofp_4i32_to_2f64(<4 x i32> %a) {
644 ; SSE2-LABEL: uitofp_4i32_to_2f64:
645 ; SSE2: # %bb.0:
646 ; SSE2-NEXT: movdqa {{.*#+}} xmm1 = [65535,0,65535,0,0,0,0,0]
647 ; SSE2-NEXT: pand %xmm0, %xmm1
648 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
649 ; SSE2-NEXT: psrld $16, %xmm0
650 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
651 ; SSE2-NEXT: mulpd {{.*}}(%rip), %xmm0
652 ; SSE2-NEXT: addpd %xmm1, %xmm0
653 ; SSE2-NEXT: retq
654 ;
655 ; SSE41-LABEL: uitofp_4i32_to_2f64:
656 ; SSE41: # %bb.0:
657 ; SSE41-NEXT: pxor %xmm1, %xmm1
658 ; SSE41-NEXT: pblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4,5,6,7]
659 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
660 ; SSE41-NEXT: psrld $16, %xmm0
661 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
662 ; SSE41-NEXT: mulpd {{.*}}(%rip), %xmm0
663 ; SSE41-NEXT: addpd %xmm1, %xmm0
664 ; SSE41-NEXT: retq
665 ;
666 ; VEX-LABEL: uitofp_4i32_to_2f64:
667 ; VEX: # %bb.0:
668 ; VEX-NEXT: vpxor %xmm1, %xmm1, %xmm1
669 ; VEX-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
670 ; VEX-NEXT: vpsrld $16, %xmm0, %xmm0
671 ; VEX-NEXT: vcvtdq2pd %xmm1, %xmm1
672 ; VEX-NEXT: vcvtdq2pd %xmm0, %xmm0
673 ; VEX-NEXT: vmulpd {{.*}}(%rip), %xmm0, %xmm0
674 ; VEX-NEXT: vaddpd %xmm1, %xmm0, %xmm0
675 ; VEX-NEXT: retq
676 ;
677 ; AVX512F-LABEL: uitofp_4i32_to_2f64:
678 ; AVX512F: # %bb.0:
679 ; AVX512F-NEXT: # kill: def $xmm0 killed $xmm0 def $ymm0
680 ; AVX512F-NEXT: vcvtudq2pd %ymm0, %zmm0
681 ; AVX512F-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
682 ; AVX512F-NEXT: vzeroupper
683 ; AVX512F-NEXT: retq
684 ;
685 ; AVX512VL-LABEL: uitofp_4i32_to_2f64:
686 ; AVX512VL: # %bb.0:
687 ; AVX512VL-NEXT: vcvtudq2pd %xmm0, %ymm0
688 ; AVX512VL-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
689 ; AVX512VL-NEXT: vzeroupper
690 ; AVX512VL-NEXT: retq
691 ;
692 ; AVX512DQ-LABEL: uitofp_4i32_to_2f64:
693 ; AVX512DQ: # %bb.0:
694 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $ymm0
695 ; AVX512DQ-NEXT: vcvtudq2pd %ymm0, %zmm0
696 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
697 ; AVX512DQ-NEXT: vzeroupper
698 ; AVX512DQ-NEXT: retq
699 ;
700 ; AVX512VLDQ-LABEL: uitofp_4i32_to_2f64:
701 ; AVX512VLDQ: # %bb.0:
702 ; AVX512VLDQ-NEXT: vcvtudq2pd %xmm0, %ymm0
703 ; AVX512VLDQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
704 ; AVX512VLDQ-NEXT: vzeroupper
705 ; AVX512VLDQ-NEXT: retq
706 %cvt = uitofp <4 x i32> %a to <4 x double>
707 %shuf = shufflevector <4 x double> %cvt, <4 x double> undef, <2 x i32> <i32 0, i32 1>
708 ret <2 x double> %shuf
709 }
711 define <2 x double> @uitofp_2i16_to_2f64(<8 x i16> %a) {
712 ; SSE2-LABEL: uitofp_2i16_to_2f64:
713 ; SSE2: # %bb.0:
714 ; SSE2-NEXT: pxor %xmm1, %xmm1
715 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
716 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
717 ; SSE2-NEXT: retq
718 ;
719 ; SSE41-LABEL: uitofp_2i16_to_2f64:
720 ; SSE41: # %bb.0:
721 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
722 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
723 ; SSE41-NEXT: retq
724 ;
725 ; AVX-LABEL: uitofp_2i16_to_2f64:
726 ; AVX: # %bb.0:
727 ; AVX-NEXT: vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
728 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
729 ; AVX-NEXT: retq
730 %shuf = shufflevector <8 x i16> %a, <8 x i16> undef, <2 x i32> <i32 0, i32 1>
731 %cvt = uitofp <2 x i16> %shuf to <2 x double>
732 ret <2 x double> %cvt
733 }
735 define <2 x double> @uitofp_8i16_to_2f64(<8 x i16> %a) {
736 ; SSE2-LABEL: uitofp_8i16_to_2f64:
737 ; SSE2: # %bb.0:
738 ; SSE2-NEXT: pxor %xmm1, %xmm1
739 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
740 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
741 ; SSE2-NEXT: retq
742 ;
743 ; SSE41-LABEL: uitofp_8i16_to_2f64:
744 ; SSE41: # %bb.0:
745 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
746 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
747 ; SSE41-NEXT: retq
748 ;
749 ; VEX-LABEL: uitofp_8i16_to_2f64:
750 ; VEX: # %bb.0:
751 ; VEX-NEXT: vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
752 ; VEX-NEXT: vcvtdq2pd %xmm0, %xmm0
753 ; VEX-NEXT: retq
754 ;
755 ; AVX512-LABEL: uitofp_8i16_to_2f64:
756 ; AVX512: # %bb.0:
757 ; AVX512-NEXT: vpmovzxwd {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero,xmm0[4],zero,xmm0[5],zero,xmm0[6],zero,xmm0[7],zero
758 ; AVX512-NEXT: vcvtdq2pd %ymm0, %zmm0
759 ; AVX512-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
760 ; AVX512-NEXT: vzeroupper
761 ; AVX512-NEXT: retq
762 %cvt = uitofp <8 x i16> %a to <8 x double>
763 %shuf = shufflevector <8 x double> %cvt, <8 x double> undef, <2 x i32> <i32 0, i32 1>
764 ret <2 x double> %shuf
765 }
767 define <2 x double> @uitofp_2i8_to_2f64(<16 x i8> %a) {
768 ; SSE2-LABEL: uitofp_2i8_to_2f64:
769 ; SSE2: # %bb.0:
770 ; SSE2-NEXT: pxor %xmm1, %xmm1
771 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
772 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
773 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
774 ; SSE2-NEXT: retq
775 ;
776 ; SSE41-LABEL: uitofp_2i8_to_2f64:
777 ; SSE41: # %bb.0:
778 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
779 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
780 ; SSE41-NEXT: retq
781 ;
782 ; AVX-LABEL: uitofp_2i8_to_2f64:
783 ; AVX: # %bb.0:
784 ; AVX-NEXT: vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
785 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
786 ; AVX-NEXT: retq
787 %shuf = shufflevector <16 x i8> %a, <16 x i8> undef, <2 x i32> <i32 0, i32 1>
788 %cvt = uitofp <2 x i8> %shuf to <2 x double>
789 ret <2 x double> %cvt
790 }
792 define <2 x double> @uitofp_16i8_to_2f64(<16 x i8> %a) {
793 ; SSE2-LABEL: uitofp_16i8_to_2f64:
794 ; SSE2: # %bb.0:
795 ; SSE2-NEXT: pxor %xmm1, %xmm1
796 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
797 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
798 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
799 ; SSE2-NEXT: retq
800 ;
801 ; SSE41-LABEL: uitofp_16i8_to_2f64:
802 ; SSE41: # %bb.0:
803 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
804 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
805 ; SSE41-NEXT: retq
806 ;
807 ; VEX-LABEL: uitofp_16i8_to_2f64:
808 ; VEX: # %bb.0:
809 ; VEX-NEXT: vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
810 ; VEX-NEXT: vcvtdq2pd %xmm0, %xmm0
811 ; VEX-NEXT: retq
812 ;
813 ; AVX512-LABEL: uitofp_16i8_to_2f64:
814 ; AVX512: # %bb.0:
815 ; AVX512-NEXT: vpmovzxbd {{.*#+}} zmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero,xmm0[4],zero,zero,zero,xmm0[5],zero,zero,zero,xmm0[6],zero,zero,zero,xmm0[7],zero,zero,zero,xmm0[8],zero,zero,zero,xmm0[9],zero,zero,zero,xmm0[10],zero,zero,zero,xmm0[11],zero,zero,zero,xmm0[12],zero,zero,zero,xmm0[13],zero,zero,zero,xmm0[14],zero,zero,zero,xmm0[15],zero,zero,zero
816 ; AVX512-NEXT: vcvtdq2pd %ymm0, %zmm0
817 ; AVX512-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
818 ; AVX512-NEXT: vzeroupper
819 ; AVX512-NEXT: retq
820 %cvt = uitofp <16 x i8> %a to <16 x double>
821 %shuf = shufflevector <16 x double> %cvt, <16 x double> undef, <2 x i32> <i32 0, i32 1>
822 ret <2 x double> %shuf
823 }
825 define <4 x double> @uitofp_4i64_to_4f64(<4 x i64> %a) {
826 ; SSE2-LABEL: uitofp_4i64_to_4f64:
827 ; SSE2: # %bb.0:
828 ; SSE2-NEXT: movdqa {{.*#+}} xmm2 = [4294967295,4294967295]
829 ; SSE2-NEXT: movdqa %xmm0, %xmm3
830 ; SSE2-NEXT: pand %xmm2, %xmm3
831 ; SSE2-NEXT: movdqa {{.*#+}} xmm4 = [4841369599423283200,4841369599423283200]
832 ; SSE2-NEXT: por %xmm4, %xmm3
833 ; SSE2-NEXT: psrlq $32, %xmm0
834 ; SSE2-NEXT: movdqa {{.*#+}} xmm5 = [4985484787499139072,4985484787499139072]
835 ; SSE2-NEXT: por %xmm5, %xmm0
836 ; SSE2-NEXT: movapd {{.*#+}} xmm6 = [1.9342813118337666E+25,1.9342813118337666E+25]
837 ; SSE2-NEXT: subpd %xmm6, %xmm0
838 ; SSE2-NEXT: addpd %xmm3, %xmm0
839 ; SSE2-NEXT: pand %xmm1, %xmm2
840 ; SSE2-NEXT: por %xmm4, %xmm2
841 ; SSE2-NEXT: psrlq $32, %xmm1
842 ; SSE2-NEXT: por %xmm5, %xmm1
843 ; SSE2-NEXT: subpd %xmm6, %xmm1
844 ; SSE2-NEXT: addpd %xmm2, %xmm1
845 ; SSE2-NEXT: retq
846 ;
847 ; SSE41-LABEL: uitofp_4i64_to_4f64:
848 ; SSE41: # %bb.0:
849 ; SSE41-NEXT: pxor %xmm2, %xmm2
850 ; SSE41-NEXT: movdqa %xmm0, %xmm3
851 ; SSE41-NEXT: pblendw {{.*#+}} xmm3 = xmm3[0,1],xmm2[2,3],xmm3[4,5],xmm2[6,7]
852 ; SSE41-NEXT: movdqa {{.*#+}} xmm4 = [4841369599423283200,4841369599423283200]
853 ; SSE41-NEXT: por %xmm4, %xmm3
854 ; SSE41-NEXT: psrlq $32, %xmm0
855 ; SSE41-NEXT: movdqa {{.*#+}} xmm5 = [4985484787499139072,4985484787499139072]
856 ; SSE41-NEXT: por %xmm5, %xmm0
857 ; SSE41-NEXT: movapd {{.*#+}} xmm6 = [1.9342813118337666E+25,1.9342813118337666E+25]
858 ; SSE41-NEXT: subpd %xmm6, %xmm0
859 ; SSE41-NEXT: addpd %xmm3, %xmm0
860 ; SSE41-NEXT: pblendw {{.*#+}} xmm2 = xmm1[0,1],xmm2[2,3],xmm1[4,5],xmm2[6,7]
861 ; SSE41-NEXT: por %xmm4, %xmm2
862 ; SSE41-NEXT: psrlq $32, %xmm1
863 ; SSE41-NEXT: por %xmm5, %xmm1
864 ; SSE41-NEXT: subpd %xmm6, %xmm1
865 ; SSE41-NEXT: addpd %xmm2, %xmm1
866 ; SSE41-NEXT: retq
867 ;
868 ; AVX1-LABEL: uitofp_4i64_to_4f64:
869 ; AVX1: # %bb.0:
870 ; AVX1-NEXT: vxorps %xmm1, %xmm1, %xmm1
871 ; AVX1-NEXT: vblendps {{.*#+}} ymm1 = ymm0[0],ymm1[1],ymm0[2],ymm1[3],ymm0[4],ymm1[5],ymm0[6],ymm1[7]
872 ; AVX1-NEXT: vorps {{.*}}(%rip), %ymm1, %ymm1
873 ; AVX1-NEXT: vpsrlq $32, %xmm0, %xmm2
874 ; AVX1-NEXT: vextractf128 $1, %ymm0, %xmm0
875 ; AVX1-NEXT: vpsrlq $32, %xmm0, %xmm0
876 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm2, %ymm0
877 ; AVX1-NEXT: vorpd {{.*}}(%rip), %ymm0, %ymm0
878 ; AVX1-NEXT: vsubpd {{.*}}(%rip), %ymm0, %ymm0
879 ; AVX1-NEXT: vaddpd %ymm0, %ymm1, %ymm0
880 ; AVX1-NEXT: retq
881 ;
882 ; AVX2-LABEL: uitofp_4i64_to_4f64:
883 ; AVX2: # %bb.0:
884 ; AVX2-NEXT: vpxor %xmm1, %xmm1, %xmm1
885 ; AVX2-NEXT: vpblendd {{.*#+}} ymm1 = ymm0[0],ymm1[1],ymm0[2],ymm1[3],ymm0[4],ymm1[5],ymm0[6],ymm1[7]
886 ; AVX2-NEXT: vpbroadcastq {{.*#+}} ymm2 = [4841369599423283200,4841369599423283200,4841369599423283200,4841369599423283200]
887 ; AVX2-NEXT: vpor %ymm2, %ymm1, %ymm1
888 ; AVX2-NEXT: vpsrlq $32, %ymm0, %ymm0
889 ; AVX2-NEXT: vpbroadcastq {{.*#+}} ymm2 = [4985484787499139072,4985484787499139072,4985484787499139072,4985484787499139072]
890 ; AVX2-NEXT: vpor %ymm2, %ymm0, %ymm0
891 ; AVX2-NEXT: vbroadcastsd {{.*#+}} ymm2 = [1.9342813118337666E+25,1.9342813118337666E+25,1.9342813118337666E+25,1.9342813118337666E+25]
892 ; AVX2-NEXT: vsubpd %ymm2, %ymm0, %ymm0
893 ; AVX2-NEXT: vaddpd %ymm0, %ymm1, %ymm0
894 ; AVX2-NEXT: retq
895 ;
896 ; AVX512F-LABEL: uitofp_4i64_to_4f64:
897 ; AVX512F: # %bb.0:
898 ; AVX512F-NEXT: vpxor %xmm1, %xmm1, %xmm1
899 ; AVX512F-NEXT: vpblendd {{.*#+}} ymm1 = ymm0[0],ymm1[1],ymm0[2],ymm1[3],ymm0[4],ymm1[5],ymm0[6],ymm1[7]
900 ; AVX512F-NEXT: vpbroadcastq {{.*#+}} ymm2 = [4841369599423283200,4841369599423283200,4841369599423283200,4841369599423283200]
901 ; AVX512F-NEXT: vpor %ymm2, %ymm1, %ymm1
902 ; AVX512F-NEXT: vpsrlq $32, %ymm0, %ymm0
903 ; AVX512F-NEXT: vpbroadcastq {{.*#+}} ymm2 = [4985484787499139072,4985484787499139072,4985484787499139072,4985484787499139072]
904 ; AVX512F-NEXT: vpor %ymm2, %ymm0, %ymm0
905 ; AVX512F-NEXT: vbroadcastsd {{.*#+}} ymm2 = [1.9342813118337666E+25,1.9342813118337666E+25,1.9342813118337666E+25,1.9342813118337666E+25]
906 ; AVX512F-NEXT: vsubpd %ymm2, %ymm0, %ymm0
907 ; AVX512F-NEXT: vaddpd %ymm0, %ymm1, %ymm0
908 ; AVX512F-NEXT: retq
909 ;
910 ; AVX512VL-LABEL: uitofp_4i64_to_4f64:
911 ; AVX512VL: # %bb.0:
912 ; AVX512VL-NEXT: vpandq {{.*}}(%rip){1to4}, %ymm0, %ymm1
913 ; AVX512VL-NEXT: vporq {{.*}}(%rip){1to4}, %ymm1, %ymm1
914 ; AVX512VL-NEXT: vpsrlq $32, %ymm0, %ymm0
915 ; AVX512VL-NEXT: vporq {{.*}}(%rip){1to4}, %ymm0, %ymm0
916 ; AVX512VL-NEXT: vsubpd {{.*}}(%rip){1to4}, %ymm0, %ymm0
917 ; AVX512VL-NEXT: vaddpd %ymm0, %ymm1, %ymm0
918 ; AVX512VL-NEXT: retq
919 ;
920 ; AVX512DQ-LABEL: uitofp_4i64_to_4f64:
921 ; AVX512DQ: # %bb.0:
922 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 def $zmm0
923 ; AVX512DQ-NEXT: vcvtuqq2pd %zmm0, %zmm0
924 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
925 ; AVX512DQ-NEXT: retq
926 ;
927 ; AVX512VLDQ-LABEL: uitofp_4i64_to_4f64:
928 ; AVX512VLDQ: # %bb.0:
929 ; AVX512VLDQ-NEXT: vcvtuqq2pd %ymm0, %ymm0
930 ; AVX512VLDQ-NEXT: retq
931 %cvt = uitofp <4 x i64> %a to <4 x double>
932 ret <4 x double> %cvt
933 }
935 define <4 x double> @uitofp_4i32_to_4f64(<4 x i32> %a) {
936 ; SSE2-LABEL: uitofp_4i32_to_4f64:
937 ; SSE2: # %bb.0:
938 ; SSE2-NEXT: movdqa %xmm0, %xmm1
939 ; SSE2-NEXT: psrld $16, %xmm1
940 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
941 ; SSE2-NEXT: movapd {{.*#+}} xmm2 = [6.5536E+4,6.5536E+4]
942 ; SSE2-NEXT: mulpd %xmm2, %xmm1
943 ; SSE2-NEXT: movdqa {{.*#+}} xmm3 = [65535,0,65535,0,0,0,0,0]
944 ; SSE2-NEXT: pshufd {{.*#+}} xmm4 = xmm0[2,3,0,1]
945 ; SSE2-NEXT: pand %xmm3, %xmm0
946 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
947 ; SSE2-NEXT: addpd %xmm1, %xmm0
948 ; SSE2-NEXT: movdqa %xmm4, %xmm1
949 ; SSE2-NEXT: psrld $16, %xmm1
950 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm5
951 ; SSE2-NEXT: mulpd %xmm2, %xmm5
952 ; SSE2-NEXT: pand %xmm3, %xmm4
953 ; SSE2-NEXT: cvtdq2pd %xmm4, %xmm1
954 ; SSE2-NEXT: addpd %xmm5, %xmm1
955 ; SSE2-NEXT: retq
956 ;
957 ; SSE41-LABEL: uitofp_4i32_to_4f64:
958 ; SSE41: # %bb.0:
959 ; SSE41-NEXT: movdqa %xmm0, %xmm1
960 ; SSE41-NEXT: psrld $16, %xmm1
961 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
962 ; SSE41-NEXT: movapd {{.*#+}} xmm2 = [6.5536E+4,6.5536E+4]
963 ; SSE41-NEXT: mulpd %xmm2, %xmm1
964 ; SSE41-NEXT: pxor %xmm3, %xmm3
965 ; SSE41-NEXT: pshufd {{.*#+}} xmm4 = xmm0[2,3,0,1]
966 ; SSE41-NEXT: pblendw {{.*#+}} xmm0 = xmm0[0],xmm3[1],xmm0[2],xmm3[3],xmm0[4,5,6,7]
967 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
968 ; SSE41-NEXT: addpd %xmm1, %xmm0
969 ; SSE41-NEXT: movdqa %xmm4, %xmm1
970 ; SSE41-NEXT: psrld $16, %xmm1
971 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm5
972 ; SSE41-NEXT: mulpd %xmm2, %xmm5
973 ; SSE41-NEXT: pblendw {{.*#+}} xmm4 = xmm4[0],xmm3[1],xmm4[2],xmm3[3],xmm4[4,5,6,7]
974 ; SSE41-NEXT: cvtdq2pd %xmm4, %xmm1
975 ; SSE41-NEXT: addpd %xmm5, %xmm1
976 ; SSE41-NEXT: retq
977 ;
978 ; AVX1-LABEL: uitofp_4i32_to_4f64:
979 ; AVX1: # %bb.0:
980 ; AVX1-NEXT: vpxor %xmm1, %xmm1, %xmm1
981 ; AVX1-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
982 ; AVX1-NEXT: vcvtdq2pd %xmm1, %ymm1
983 ; AVX1-NEXT: vpsrld $16, %xmm0, %xmm0
984 ; AVX1-NEXT: vcvtdq2pd %xmm0, %ymm0
985 ; AVX1-NEXT: vmulpd {{.*}}(%rip), %ymm0, %ymm0
986 ; AVX1-NEXT: vaddpd %ymm1, %ymm0, %ymm0
987 ; AVX1-NEXT: retq
988 ;
989 ; AVX2-LABEL: uitofp_4i32_to_4f64:
990 ; AVX2: # %bb.0:
991 ; AVX2-NEXT: vpsrld $16, %xmm0, %xmm1
992 ; AVX2-NEXT: vcvtdq2pd %xmm1, %ymm1
993 ; AVX2-NEXT: vbroadcastsd {{.*#+}} ymm2 = [6.5536E+4,6.5536E+4,6.5536E+4,6.5536E+4]
994 ; AVX2-NEXT: vmulpd %ymm2, %ymm1, %ymm1
995 ; AVX2-NEXT: vxorpd %xmm2, %xmm2, %xmm2
996 ; AVX2-NEXT: vpblendw {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3],xmm0[4],xmm2[5],xmm0[6],xmm2[7]
997 ; AVX2-NEXT: vcvtdq2pd %xmm0, %ymm0
998 ; AVX2-NEXT: vaddpd %ymm0, %ymm1, %ymm0
999 ; AVX2-NEXT: retq
1000 ;
1001 ; AVX512F-LABEL: uitofp_4i32_to_4f64:
1002 ; AVX512F: # %bb.0:
1003 ; AVX512F-NEXT: # kill: def $xmm0 killed $xmm0 def $ymm0
1004 ; AVX512F-NEXT: vcvtudq2pd %ymm0, %zmm0
1005 ; AVX512F-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
1006 ; AVX512F-NEXT: retq
1007 ;
1008 ; AVX512VL-LABEL: uitofp_4i32_to_4f64:
1009 ; AVX512VL: # %bb.0:
1010 ; AVX512VL-NEXT: vcvtudq2pd %xmm0, %ymm0
1011 ; AVX512VL-NEXT: retq
1012 ;
1013 ; AVX512DQ-LABEL: uitofp_4i32_to_4f64:
1014 ; AVX512DQ: # %bb.0:
1015 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $ymm0
1016 ; AVX512DQ-NEXT: vcvtudq2pd %ymm0, %zmm0
1017 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
1018 ; AVX512DQ-NEXT: retq
1019 ;
1020 ; AVX512VLDQ-LABEL: uitofp_4i32_to_4f64:
1021 ; AVX512VLDQ: # %bb.0:
1022 ; AVX512VLDQ-NEXT: vcvtudq2pd %xmm0, %ymm0
1023 ; AVX512VLDQ-NEXT: retq
1024 %cvt = uitofp <4 x i32> %a to <4 x double>
1025 ret <4 x double> %cvt
1026 }
1028 define <4 x double> @uitofp_4i16_to_4f64(<8 x i16> %a) {
1029 ; SSE2-LABEL: uitofp_4i16_to_4f64:
1030 ; SSE2: # %bb.0:
1031 ; SSE2-NEXT: pxor %xmm1, %xmm1
1032 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
1033 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm2
1034 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1035 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm1
1036 ; SSE2-NEXT: movaps %xmm2, %xmm0
1037 ; SSE2-NEXT: retq
1038 ;
1039 ; SSE41-LABEL: uitofp_4i16_to_4f64:
1040 ; SSE41: # %bb.0:
1041 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm1 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
1042 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
1043 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
1044 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
1045 ; SSE41-NEXT: retq
1046 ;
1047 ; AVX-LABEL: uitofp_4i16_to_4f64:
1048 ; AVX: # %bb.0:
1049 ; AVX-NEXT: vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
1050 ; AVX-NEXT: vcvtdq2pd %xmm0, %ymm0
1051 ; AVX-NEXT: retq
1052 %shuf = shufflevector <8 x i16> %a, <8 x i16> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1053 %cvt = uitofp <4 x i16> %shuf to <4 x double>
1054 ret <4 x double> %cvt
1055 }
1057 define <4 x double> @uitofp_8i16_to_4f64(<8 x i16> %a) {
1058 ; SSE2-LABEL: uitofp_8i16_to_4f64:
1059 ; SSE2: # %bb.0:
1060 ; SSE2-NEXT: pxor %xmm1, %xmm1
1061 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
1062 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm2
1063 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1064 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm1
1065 ; SSE2-NEXT: movaps %xmm2, %xmm0
1066 ; SSE2-NEXT: retq
1067 ;
1068 ; SSE41-LABEL: uitofp_8i16_to_4f64:
1069 ; SSE41: # %bb.0:
1070 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm1 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
1071 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
1072 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
1073 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
1074 ; SSE41-NEXT: retq
1075 ;
1076 ; VEX-LABEL: uitofp_8i16_to_4f64:
1077 ; VEX: # %bb.0:
1078 ; VEX-NEXT: vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
1079 ; VEX-NEXT: vcvtdq2pd %xmm0, %ymm0
1080 ; VEX-NEXT: retq
1081 ;
1082 ; AVX512-LABEL: uitofp_8i16_to_4f64:
1083 ; AVX512: # %bb.0:
1084 ; AVX512-NEXT: vpmovzxwd {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero,xmm0[4],zero,xmm0[5],zero,xmm0[6],zero,xmm0[7],zero
1085 ; AVX512-NEXT: vcvtdq2pd %ymm0, %zmm0
1086 ; AVX512-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
1087 ; AVX512-NEXT: retq
1088 %cvt = uitofp <8 x i16> %a to <8 x double>
1089 %shuf = shufflevector <8 x double> %cvt, <8 x double> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1090 ret <4 x double> %shuf
1091 }
1093 define <4 x double> @uitofp_4i8_to_4f64(<16 x i8> %a) {
1094 ; SSE2-LABEL: uitofp_4i8_to_4f64:
1095 ; SSE2: # %bb.0:
1096 ; SSE2-NEXT: pxor %xmm1, %xmm1
1097 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
1098 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
1099 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm2
1100 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1101 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm1
1102 ; SSE2-NEXT: movaps %xmm2, %xmm0
1103 ; SSE2-NEXT: retq
1104 ;
1105 ; SSE41-LABEL: uitofp_4i8_to_4f64:
1106 ; SSE41: # %bb.0:
1107 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm1 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
1108 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
1109 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
1110 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
1111 ; SSE41-NEXT: retq
1112 ;
1113 ; AVX-LABEL: uitofp_4i8_to_4f64:
1114 ; AVX: # %bb.0:
1115 ; AVX-NEXT: vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
1116 ; AVX-NEXT: vcvtdq2pd %xmm0, %ymm0
1117 ; AVX-NEXT: retq
1118 %shuf = shufflevector <16 x i8> %a, <16 x i8> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1119 %cvt = uitofp <4 x i8> %shuf to <4 x double>
1120 ret <4 x double> %cvt
1121 }
1123 define <4 x double> @uitofp_16i8_to_4f64(<16 x i8> %a) {
1124 ; SSE2-LABEL: uitofp_16i8_to_4f64:
1125 ; SSE2: # %bb.0:
1126 ; SSE2-NEXT: pxor %xmm1, %xmm1
1127 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
1128 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
1129 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm2
1130 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1131 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm1
1132 ; SSE2-NEXT: movaps %xmm2, %xmm0
1133 ; SSE2-NEXT: retq
1134 ;
1135 ; SSE41-LABEL: uitofp_16i8_to_4f64:
1136 ; SSE41: # %bb.0:
1137 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm1 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
1138 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
1139 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
1140 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
1141 ; SSE41-NEXT: retq
1142 ;
1143 ; VEX-LABEL: uitofp_16i8_to_4f64:
1144 ; VEX: # %bb.0:
1145 ; VEX-NEXT: vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
1146 ; VEX-NEXT: vcvtdq2pd %xmm0, %ymm0
1147 ; VEX-NEXT: retq
1148 ;
1149 ; AVX512-LABEL: uitofp_16i8_to_4f64:
1150 ; AVX512: # %bb.0:
1151 ; AVX512-NEXT: vpmovzxbd {{.*#+}} zmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero,xmm0[4],zero,zero,zero,xmm0[5],zero,zero,zero,xmm0[6],zero,zero,zero,xmm0[7],zero,zero,zero,xmm0[8],zero,zero,zero,xmm0[9],zero,zero,zero,xmm0[10],zero,zero,zero,xmm0[11],zero,zero,zero,xmm0[12],zero,zero,zero,xmm0[13],zero,zero,zero,xmm0[14],zero,zero,zero,xmm0[15],zero,zero,zero
1152 ; AVX512-NEXT: vcvtdq2pd %ymm0, %zmm0
1153 ; AVX512-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
1154 ; AVX512-NEXT: retq
1155 %cvt = uitofp <16 x i8> %a to <16 x double>
1156 %shuf = shufflevector <16 x double> %cvt, <16 x double> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1157 ret <4 x double> %shuf
1158 }
1160 ;
1161 ; Signed Integer to Float
1162 ;
1164 define <4 x float> @sitofp_2i64_to_4f32(<2 x i64> %a) {
1165 ; SSE2-LABEL: sitofp_2i64_to_4f32:
1166 ; SSE2: # %bb.0:
1167 ; SSE2-NEXT: movq %xmm0, %rax
1168 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
1169 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1170 ; SSE2-NEXT: movq %xmm0, %rax
1171 ; SSE2-NEXT: xorps %xmm0, %xmm0
1172 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
1173 ; SSE2-NEXT: unpcklps {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1]
1174 ; SSE2-NEXT: movaps %xmm1, %xmm0
1175 ; SSE2-NEXT: retq
1176 ;
1177 ; SSE41-LABEL: sitofp_2i64_to_4f32:
1178 ; SSE41: # %bb.0:
1179 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
1180 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
1181 ; SSE41-NEXT: movq %xmm0, %rax
1182 ; SSE41-NEXT: xorps %xmm0, %xmm0
1183 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
1184 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1185 ; SSE41-NEXT: retq
1186 ;
1187 ; VEX-LABEL: sitofp_2i64_to_4f32:
1188 ; VEX: # %bb.0:
1189 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
1190 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1191 ; VEX-NEXT: vmovq %xmm0, %rax
1192 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1193 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1194 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm1
1195 ; VEX-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1196 ; VEX-NEXT: retq
1197 ;
1198 ; AVX512F-LABEL: sitofp_2i64_to_4f32:
1199 ; AVX512F: # %bb.0:
1200 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
1201 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1202 ; AVX512F-NEXT: vmovq %xmm0, %rax
1203 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1204 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1205 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm1
1206 ; AVX512F-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1207 ; AVX512F-NEXT: retq
1208 ;
1209 ; AVX512VL-LABEL: sitofp_2i64_to_4f32:
1210 ; AVX512VL: # %bb.0:
1211 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
1212 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1213 ; AVX512VL-NEXT: vmovq %xmm0, %rax
1214 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1215 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1216 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm1
1217 ; AVX512VL-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1218 ; AVX512VL-NEXT: retq
1219 ;
1220 ; AVX512DQ-LABEL: sitofp_2i64_to_4f32:
1221 ; AVX512DQ: # %bb.0:
1222 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
1223 ; AVX512DQ-NEXT: vcvtqq2ps %zmm0, %ymm0
1224 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
1225 ; AVX512DQ-NEXT: vzeroupper
1226 ; AVX512DQ-NEXT: retq
1227 ;
1228 ; AVX512VLDQ-LABEL: sitofp_2i64_to_4f32:
1229 ; AVX512VLDQ: # %bb.0:
1230 ; AVX512VLDQ-NEXT: vcvtqq2ps %xmm0, %xmm0
1231 ; AVX512VLDQ-NEXT: retq
1232 %cvt = sitofp <2 x i64> %a to <2 x float>
1233 %ext = shufflevector <2 x float> %cvt, <2 x float> undef, <4 x i32> <i32 0, i32 1, i32 undef, i32 undef>
1234 ret <4 x float> %ext
1235 }
1237 define <4 x float> @sitofp_2i64_to_4f32_zero(<2 x i64> %a) {
1238 ; SSE2-LABEL: sitofp_2i64_to_4f32_zero:
1239 ; SSE2: # %bb.0:
1240 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm0[2,3,0,1]
1241 ; SSE2-NEXT: movq %xmm1, %rax
1242 ; SSE2-NEXT: xorps %xmm1, %xmm1
1243 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
1244 ; SSE2-NEXT: movq %xmm0, %rax
1245 ; SSE2-NEXT: xorps %xmm0, %xmm0
1246 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
1247 ; SSE2-NEXT: punpckldq {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
1248 ; SSE2-NEXT: movq {{.*#+}} xmm0 = xmm0[0],zero
1249 ; SSE2-NEXT: retq
1250 ;
1251 ; SSE41-LABEL: sitofp_2i64_to_4f32_zero:
1252 ; SSE41: # %bb.0:
1253 ; SSE41-NEXT: movq %xmm0, %rax
1254 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
1255 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
1256 ; SSE41-NEXT: xorps %xmm0, %xmm0
1257 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
1258 ; SSE41-NEXT: insertps {{.*#+}} xmm1 = xmm1[0],xmm0[0],zero,zero
1259 ; SSE41-NEXT: movaps %xmm1, %xmm0
1260 ; SSE41-NEXT: retq
1261 ;
1262 ; VEX-LABEL: sitofp_2i64_to_4f32_zero:
1263 ; VEX: # %bb.0:
1264 ; VEX-NEXT: vmovq %xmm0, %rax
1265 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1266 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
1267 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1268 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0],xmm0[0],zero,zero
1269 ; VEX-NEXT: retq
1270 ;
1271 ; AVX512F-LABEL: sitofp_2i64_to_4f32_zero:
1272 ; AVX512F: # %bb.0:
1273 ; AVX512F-NEXT: vmovq %xmm0, %rax
1274 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1275 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
1276 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1277 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0],xmm0[0],zero,zero
1278 ; AVX512F-NEXT: retq
1279 ;
1280 ; AVX512VL-LABEL: sitofp_2i64_to_4f32_zero:
1281 ; AVX512VL: # %bb.0:
1282 ; AVX512VL-NEXT: vmovq %xmm0, %rax
1283 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1284 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
1285 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1286 ; AVX512VL-NEXT: vpunpckldq {{.*#+}} xmm0 = xmm1[0],xmm0[0],xmm1[1],xmm0[1]
1287 ; AVX512VL-NEXT: vmovq {{.*#+}} xmm0 = xmm0[0],zero
1288 ; AVX512VL-NEXT: retq
1289 ;
1290 ; AVX512DQ-LABEL: sitofp_2i64_to_4f32_zero:
1291 ; AVX512DQ: # %bb.0:
1292 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
1293 ; AVX512DQ-NEXT: vcvtqq2ps %zmm0, %ymm0
1294 ; AVX512DQ-NEXT: vmovq {{.*#+}} xmm0 = xmm0[0],zero
1295 ; AVX512DQ-NEXT: vzeroupper
1296 ; AVX512DQ-NEXT: retq
1297 ;
1298 ; AVX512VLDQ-LABEL: sitofp_2i64_to_4f32_zero:
1299 ; AVX512VLDQ: # %bb.0:
1300 ; AVX512VLDQ-NEXT: vcvtqq2ps %xmm0, %xmm0
1301 ; AVX512VLDQ-NEXT: retq
1302 %cvt = sitofp <2 x i64> %a to <2 x float>
1303 %ext = shufflevector <2 x float> %cvt, <2 x float> zeroinitializer, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1304 ret <4 x float> %ext
1305 }
1307 define <4 x float> @sitofp_4i64_to_4f32_undef(<2 x i64> %a) {
1308 ; SSE2-LABEL: sitofp_4i64_to_4f32_undef:
1309 ; SSE2: # %bb.0:
1310 ; SSE2-NEXT: movq %xmm0, %rax
1311 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
1312 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1313 ; SSE2-NEXT: movq %xmm0, %rax
1314 ; SSE2-NEXT: xorps %xmm0, %xmm0
1315 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
1316 ; SSE2-NEXT: unpcklps {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1]
1317 ; SSE2-NEXT: xorps %xmm0, %xmm0
1318 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
1319 ; SSE2-NEXT: shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[0,0]
1320 ; SSE2-NEXT: movaps %xmm1, %xmm0
1321 ; SSE2-NEXT: retq
1322 ;
1323 ; SSE41-LABEL: sitofp_4i64_to_4f32_undef:
1324 ; SSE41: # %bb.0:
1325 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
1326 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
1327 ; SSE41-NEXT: movq %xmm0, %rax
1328 ; SSE41-NEXT: xorps %xmm0, %xmm0
1329 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
1330 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1331 ; SSE41-NEXT: xorps %xmm1, %xmm1
1332 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
1333 ; SSE41-NEXT: shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1334 ; SSE41-NEXT: retq
1335 ;
1336 ; VEX-LABEL: sitofp_4i64_to_4f32_undef:
1337 ; VEX: # %bb.0:
1338 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
1339 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1340 ; VEX-NEXT: vmovq %xmm0, %rax
1341 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1342 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1343 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm1
1344 ; VEX-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1345 ; VEX-NEXT: retq
1346 ;
1347 ; AVX512F-LABEL: sitofp_4i64_to_4f32_undef:
1348 ; AVX512F: # %bb.0:
1349 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
1350 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1351 ; AVX512F-NEXT: vmovq %xmm0, %rax
1352 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1353 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1354 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm1
1355 ; AVX512F-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1356 ; AVX512F-NEXT: retq
1357 ;
1358 ; AVX512VL-LABEL: sitofp_4i64_to_4f32_undef:
1359 ; AVX512VL: # %bb.0:
1360 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
1361 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1362 ; AVX512VL-NEXT: vmovq %xmm0, %rax
1363 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1364 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1365 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm1
1366 ; AVX512VL-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1367 ; AVX512VL-NEXT: retq
1368 ;
1369 ; AVX512DQ-LABEL: sitofp_4i64_to_4f32_undef:
1370 ; AVX512DQ: # %bb.0:
1371 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
1372 ; AVX512DQ-NEXT: vcvtqq2ps %zmm0, %ymm0
1373 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
1374 ; AVX512DQ-NEXT: vzeroupper
1375 ; AVX512DQ-NEXT: retq
1376 ;
1377 ; AVX512VLDQ-LABEL: sitofp_4i64_to_4f32_undef:
1378 ; AVX512VLDQ: # %bb.0:
1379 ; AVX512VLDQ-NEXT: # kill: def $xmm0 killed $xmm0 def $ymm0
1380 ; AVX512VLDQ-NEXT: vcvtqq2ps %ymm0, %xmm0
1381 ; AVX512VLDQ-NEXT: vzeroupper
1382 ; AVX512VLDQ-NEXT: retq
1383 %ext = shufflevector <2 x i64> %a, <2 x i64> undef, <4 x i32> <i32 0, i32 1, i32 undef, i32 undef>
1384 %cvt = sitofp <4 x i64> %ext to <4 x float>
1385 ret <4 x float> %cvt
1386 }
1388 define <4 x float> @sitofp_4i32_to_4f32(<4 x i32> %a) {
1389 ; SSE-LABEL: sitofp_4i32_to_4f32:
1390 ; SSE: # %bb.0:
1391 ; SSE-NEXT: cvtdq2ps %xmm0, %xmm0
1392 ; SSE-NEXT: retq
1393 ;
1394 ; AVX-LABEL: sitofp_4i32_to_4f32:
1395 ; AVX: # %bb.0:
1396 ; AVX-NEXT: vcvtdq2ps %xmm0, %xmm0
1397 ; AVX-NEXT: retq
1398 %cvt = sitofp <4 x i32> %a to <4 x float>
1399 ret <4 x float> %cvt
1400 }
1402 define <4 x float> @sitofp_4i16_to_4f32(<8 x i16> %a) {
1403 ; SSE2-LABEL: sitofp_4i16_to_4f32:
1404 ; SSE2: # %bb.0:
1405 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1406 ; SSE2-NEXT: psrad $16, %xmm0
1407 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
1408 ; SSE2-NEXT: retq
1409 ;
1410 ; SSE41-LABEL: sitofp_4i16_to_4f32:
1411 ; SSE41: # %bb.0:
1412 ; SSE41-NEXT: pmovsxwd %xmm0, %xmm0
1413 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
1414 ; SSE41-NEXT: retq
1415 ;
1416 ; AVX-LABEL: sitofp_4i16_to_4f32:
1417 ; AVX: # %bb.0:
1418 ; AVX-NEXT: vpmovsxwd %xmm0, %xmm0
1419 ; AVX-NEXT: vcvtdq2ps %xmm0, %xmm0
1420 ; AVX-NEXT: retq
1421 %shuf = shufflevector <8 x i16> %a, <8 x i16> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1422 %cvt = sitofp <4 x i16> %shuf to <4 x float>
1423 ret <4 x float> %cvt
1424 }
1426 define <4 x float> @sitofp_8i16_to_4f32(<8 x i16> %a) {
1427 ; SSE2-LABEL: sitofp_8i16_to_4f32:
1428 ; SSE2: # %bb.0:
1429 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1430 ; SSE2-NEXT: psrad $16, %xmm0
1431 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
1432 ; SSE2-NEXT: retq
1433 ;
1434 ; SSE41-LABEL: sitofp_8i16_to_4f32:
1435 ; SSE41: # %bb.0:
1436 ; SSE41-NEXT: pmovsxwd %xmm0, %xmm0
1437 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
1438 ; SSE41-NEXT: retq
1439 ;
1440 ; AVX1-LABEL: sitofp_8i16_to_4f32:
1441 ; AVX1: # %bb.0:
1442 ; AVX1-NEXT: vpmovsxwd %xmm0, %xmm1
1443 ; AVX1-NEXT: vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1444 ; AVX1-NEXT: vpmovsxwd %xmm0, %xmm0
1445 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
1446 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
1447 ; AVX1-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
1448 ; AVX1-NEXT: vzeroupper
1449 ; AVX1-NEXT: retq
1450 ;
1451 ; AVX2-LABEL: sitofp_8i16_to_4f32:
1452 ; AVX2: # %bb.0:
1453 ; AVX2-NEXT: vpmovsxwd %xmm0, %ymm0
1454 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
1455 ; AVX2-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
1456 ; AVX2-NEXT: vzeroupper
1457 ; AVX2-NEXT: retq
1458 ;
1459 ; AVX512-LABEL: sitofp_8i16_to_4f32:
1460 ; AVX512: # %bb.0:
1461 ; AVX512-NEXT: vpmovsxwd %xmm0, %ymm0
1462 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
1463 ; AVX512-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
1464 ; AVX512-NEXT: vzeroupper
1465 ; AVX512-NEXT: retq
1466 %cvt = sitofp <8 x i16> %a to <8 x float>
1467 %shuf = shufflevector <8 x float> %cvt, <8 x float> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1468 ret <4 x float> %shuf
1469 }
1471 define <4 x float> @sitofp_4i8_to_4f32(<16 x i8> %a) {
1472 ; SSE2-LABEL: sitofp_4i8_to_4f32:
1473 ; SSE2: # %bb.0:
1474 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1475 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1476 ; SSE2-NEXT: psrad $24, %xmm0
1477 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
1478 ; SSE2-NEXT: retq
1479 ;
1480 ; SSE41-LABEL: sitofp_4i8_to_4f32:
1481 ; SSE41: # %bb.0:
1482 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm0
1483 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
1484 ; SSE41-NEXT: retq
1485 ;
1486 ; AVX-LABEL: sitofp_4i8_to_4f32:
1487 ; AVX: # %bb.0:
1488 ; AVX-NEXT: vpmovsxbd %xmm0, %xmm0
1489 ; AVX-NEXT: vcvtdq2ps %xmm0, %xmm0
1490 ; AVX-NEXT: retq
1491 %shuf = shufflevector <16 x i8> %a, <16 x i8> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1492 %cvt = sitofp <4 x i8> %shuf to <4 x float>
1493 ret <4 x float> %cvt
1494 }
1496 define <4 x float> @sitofp_16i8_to_4f32(<16 x i8> %a) {
1497 ; SSE2-LABEL: sitofp_16i8_to_4f32:
1498 ; SSE2: # %bb.0:
1499 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1500 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1501 ; SSE2-NEXT: psrad $24, %xmm0
1502 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
1503 ; SSE2-NEXT: retq
1504 ;
1505 ; SSE41-LABEL: sitofp_16i8_to_4f32:
1506 ; SSE41: # %bb.0:
1507 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm0
1508 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
1509 ; SSE41-NEXT: retq
1510 ;
1511 ; AVX1-LABEL: sitofp_16i8_to_4f32:
1512 ; AVX1: # %bb.0:
1513 ; AVX1-NEXT: vpmovsxbd %xmm0, %xmm1
1514 ; AVX1-NEXT: vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
1515 ; AVX1-NEXT: vpmovsxbd %xmm0, %xmm0
1516 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
1517 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
1518 ; AVX1-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
1519 ; AVX1-NEXT: vzeroupper
1520 ; AVX1-NEXT: retq
1521 ;
1522 ; AVX2-LABEL: sitofp_16i8_to_4f32:
1523 ; AVX2: # %bb.0:
1524 ; AVX2-NEXT: vpmovsxbd %xmm0, %ymm0
1525 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
1526 ; AVX2-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
1527 ; AVX2-NEXT: vzeroupper
1528 ; AVX2-NEXT: retq
1529 ;
1530 ; AVX512-LABEL: sitofp_16i8_to_4f32:
1531 ; AVX512: # %bb.0:
1532 ; AVX512-NEXT: vpmovsxbd %xmm0, %zmm0
1533 ; AVX512-NEXT: vcvtdq2ps %zmm0, %zmm0
1534 ; AVX512-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
1535 ; AVX512-NEXT: vzeroupper
1536 ; AVX512-NEXT: retq
1537 %cvt = sitofp <16 x i8> %a to <16 x float>
1538 %shuf = shufflevector <16 x float> %cvt, <16 x float> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1539 ret <4 x float> %shuf
1540 }
1542 define <4 x float> @sitofp_4i64_to_4f32(<4 x i64> %a) {
1543 ; SSE2-LABEL: sitofp_4i64_to_4f32:
1544 ; SSE2: # %bb.0:
1545 ; SSE2-NEXT: movq %xmm1, %rax
1546 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm2
1547 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
1548 ; SSE2-NEXT: movq %xmm1, %rax
1549 ; SSE2-NEXT: xorps %xmm1, %xmm1
1550 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
1551 ; SSE2-NEXT: unpcklps {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1]
1552 ; SSE2-NEXT: movq %xmm0, %rax
1553 ; SSE2-NEXT: xorps %xmm1, %xmm1
1554 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
1555 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1556 ; SSE2-NEXT: movq %xmm0, %rax
1557 ; SSE2-NEXT: xorps %xmm0, %xmm0
1558 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
1559 ; SSE2-NEXT: unpcklps {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1]
1560 ; SSE2-NEXT: movlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
1561 ; SSE2-NEXT: movaps %xmm1, %xmm0
1562 ; SSE2-NEXT: retq
1563 ;
1564 ; SSE41-LABEL: sitofp_4i64_to_4f32:
1565 ; SSE41: # %bb.0:
1566 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
1567 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
1568 ; SSE41-NEXT: movq %xmm0, %rax
1569 ; SSE41-NEXT: xorps %xmm0, %xmm0
1570 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
1571 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[2,3]
1572 ; SSE41-NEXT: movq %xmm1, %rax
1573 ; SSE41-NEXT: xorps %xmm2, %xmm2
1574 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
1575 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1],xmm2[0],xmm0[3]
1576 ; SSE41-NEXT: pextrq $1, %xmm1, %rax
1577 ; SSE41-NEXT: xorps %xmm1, %xmm1
1578 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
1579 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
1580 ; SSE41-NEXT: retq
1581 ;
1582 ; AVX1-LABEL: sitofp_4i64_to_4f32:
1583 ; AVX1: # %bb.0:
1584 ; AVX1-NEXT: vpextrq $1, %xmm0, %rax
1585 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1586 ; AVX1-NEXT: vmovq %xmm0, %rax
1587 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
1588 ; AVX1-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0],xmm1[0],xmm2[2,3]
1589 ; AVX1-NEXT: vextractf128 $1, %ymm0, %xmm0
1590 ; AVX1-NEXT: vmovq %xmm0, %rax
1591 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
1592 ; AVX1-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
1593 ; AVX1-NEXT: vpextrq $1, %xmm0, %rax
1594 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
1595 ; AVX1-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
1596 ; AVX1-NEXT: vzeroupper
1597 ; AVX1-NEXT: retq
1598 ;
1599 ; AVX2-LABEL: sitofp_4i64_to_4f32:
1600 ; AVX2: # %bb.0:
1601 ; AVX2-NEXT: vpextrq $1, %xmm0, %rax
1602 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1603 ; AVX2-NEXT: vmovq %xmm0, %rax
1604 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
1605 ; AVX2-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0],xmm1[0],xmm2[2,3]
1606 ; AVX2-NEXT: vextracti128 $1, %ymm0, %xmm0
1607 ; AVX2-NEXT: vmovq %xmm0, %rax
1608 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
1609 ; AVX2-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
1610 ; AVX2-NEXT: vpextrq $1, %xmm0, %rax
1611 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
1612 ; AVX2-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
1613 ; AVX2-NEXT: vzeroupper
1614 ; AVX2-NEXT: retq
1615 ;
1616 ; AVX512F-LABEL: sitofp_4i64_to_4f32:
1617 ; AVX512F: # %bb.0:
1618 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
1619 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1620 ; AVX512F-NEXT: vmovq %xmm0, %rax
1621 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
1622 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0],xmm1[0],xmm2[2,3]
1623 ; AVX512F-NEXT: vextracti128 $1, %ymm0, %xmm0
1624 ; AVX512F-NEXT: vmovq %xmm0, %rax
1625 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
1626 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
1627 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
1628 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
1629 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
1630 ; AVX512F-NEXT: vzeroupper
1631 ; AVX512F-NEXT: retq
1632 ;
1633 ; AVX512VL-LABEL: sitofp_4i64_to_4f32:
1634 ; AVX512VL: # %bb.0:
1635 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
1636 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1637 ; AVX512VL-NEXT: vmovq %xmm0, %rax
1638 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
1639 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0],xmm1[0],xmm2[2,3]
1640 ; AVX512VL-NEXT: vextracti128 $1, %ymm0, %xmm0
1641 ; AVX512VL-NEXT: vmovq %xmm0, %rax
1642 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
1643 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
1644 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
1645 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
1646 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
1647 ; AVX512VL-NEXT: vzeroupper
1648 ; AVX512VL-NEXT: retq
1649 ;
1650 ; AVX512DQ-LABEL: sitofp_4i64_to_4f32:
1651 ; AVX512DQ: # %bb.0:
1652 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 def $zmm0
1653 ; AVX512DQ-NEXT: vcvtqq2ps %zmm0, %ymm0
1654 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
1655 ; AVX512DQ-NEXT: vzeroupper
1656 ; AVX512DQ-NEXT: retq
1657 ;
1658 ; AVX512VLDQ-LABEL: sitofp_4i64_to_4f32:
1659 ; AVX512VLDQ: # %bb.0:
1660 ; AVX512VLDQ-NEXT: vcvtqq2ps %ymm0, %xmm0
1661 ; AVX512VLDQ-NEXT: vzeroupper
1662 ; AVX512VLDQ-NEXT: retq
1663 %cvt = sitofp <4 x i64> %a to <4 x float>
1664 ret <4 x float> %cvt
1665 }
1667 define <8 x float> @sitofp_8i32_to_8f32(<8 x i32> %a) {
1668 ; SSE-LABEL: sitofp_8i32_to_8f32:
1669 ; SSE: # %bb.0:
1670 ; SSE-NEXT: cvtdq2ps %xmm0, %xmm0
1671 ; SSE-NEXT: cvtdq2ps %xmm1, %xmm1
1672 ; SSE-NEXT: retq
1673 ;
1674 ; AVX-LABEL: sitofp_8i32_to_8f32:
1675 ; AVX: # %bb.0:
1676 ; AVX-NEXT: vcvtdq2ps %ymm0, %ymm0
1677 ; AVX-NEXT: retq
1678 %cvt = sitofp <8 x i32> %a to <8 x float>
1679 ret <8 x float> %cvt
1680 }
1682 define <8 x float> @sitofp_8i16_to_8f32(<8 x i16> %a) {
1683 ; SSE2-LABEL: sitofp_8i16_to_8f32:
1684 ; SSE2: # %bb.0:
1685 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1686 ; SSE2-NEXT: psrad $16, %xmm1
1687 ; SSE2-NEXT: cvtdq2ps %xmm1, %xmm2
1688 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
1689 ; SSE2-NEXT: psrad $16, %xmm0
1690 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm1
1691 ; SSE2-NEXT: movaps %xmm2, %xmm0
1692 ; SSE2-NEXT: retq
1693 ;
1694 ; SSE41-LABEL: sitofp_8i16_to_8f32:
1695 ; SSE41: # %bb.0:
1696 ; SSE41-NEXT: pmovsxwd %xmm0, %xmm1
1697 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm2
1698 ; SSE41-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1699 ; SSE41-NEXT: pmovsxwd %xmm0, %xmm0
1700 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm1
1701 ; SSE41-NEXT: movaps %xmm2, %xmm0
1702 ; SSE41-NEXT: retq
1703 ;
1704 ; AVX1-LABEL: sitofp_8i16_to_8f32:
1705 ; AVX1: # %bb.0:
1706 ; AVX1-NEXT: vpmovsxwd %xmm0, %xmm1
1707 ; AVX1-NEXT: vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
1708 ; AVX1-NEXT: vpmovsxwd %xmm0, %xmm0
1709 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
1710 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
1711 ; AVX1-NEXT: retq
1712 ;
1713 ; AVX2-LABEL: sitofp_8i16_to_8f32:
1714 ; AVX2: # %bb.0:
1715 ; AVX2-NEXT: vpmovsxwd %xmm0, %ymm0
1716 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
1717 ; AVX2-NEXT: retq
1718 ;
1719 ; AVX512-LABEL: sitofp_8i16_to_8f32:
1720 ; AVX512: # %bb.0:
1721 ; AVX512-NEXT: vpmovsxwd %xmm0, %ymm0
1722 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
1723 ; AVX512-NEXT: retq
1724 %cvt = sitofp <8 x i16> %a to <8 x float>
1725 ret <8 x float> %cvt
1726 }
1728 define <8 x float> @sitofp_8i8_to_8f32(<16 x i8> %a) {
1729 ; SSE2-LABEL: sitofp_8i8_to_8f32:
1730 ; SSE2: # %bb.0:
1731 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1732 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1733 ; SSE2-NEXT: psrad $24, %xmm1
1734 ; SSE2-NEXT: cvtdq2ps %xmm1, %xmm2
1735 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
1736 ; SSE2-NEXT: psrad $24, %xmm0
1737 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm1
1738 ; SSE2-NEXT: movaps %xmm2, %xmm0
1739 ; SSE2-NEXT: retq
1740 ;
1741 ; SSE41-LABEL: sitofp_8i8_to_8f32:
1742 ; SSE41: # %bb.0:
1743 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm1
1744 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm2
1745 ; SSE41-NEXT: pshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
1746 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm0
1747 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm1
1748 ; SSE41-NEXT: movaps %xmm2, %xmm0
1749 ; SSE41-NEXT: retq
1750 ;
1751 ; AVX1-LABEL: sitofp_8i8_to_8f32:
1752 ; AVX1: # %bb.0:
1753 ; AVX1-NEXT: vpmovsxbd %xmm0, %xmm1
1754 ; AVX1-NEXT: vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
1755 ; AVX1-NEXT: vpmovsxbd %xmm0, %xmm0
1756 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
1757 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
1758 ; AVX1-NEXT: retq
1759 ;
1760 ; AVX2-LABEL: sitofp_8i8_to_8f32:
1761 ; AVX2: # %bb.0:
1762 ; AVX2-NEXT: vpmovsxbd %xmm0, %ymm0
1763 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
1764 ; AVX2-NEXT: retq
1765 ;
1766 ; AVX512-LABEL: sitofp_8i8_to_8f32:
1767 ; AVX512: # %bb.0:
1768 ; AVX512-NEXT: vpmovsxbd %xmm0, %ymm0
1769 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
1770 ; AVX512-NEXT: retq
1771 %shuf = shufflevector <16 x i8> %a, <16 x i8> undef, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
1772 %cvt = sitofp <8 x i8> %shuf to <8 x float>
1773 ret <8 x float> %cvt
1774 }
1776 define <8 x float> @sitofp_16i8_to_8f32(<16 x i8> %a) {
1777 ; SSE2-LABEL: sitofp_16i8_to_8f32:
1778 ; SSE2: # %bb.0:
1779 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1780 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1781 ; SSE2-NEXT: psrad $24, %xmm1
1782 ; SSE2-NEXT: cvtdq2ps %xmm1, %xmm2
1783 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
1784 ; SSE2-NEXT: psrad $24, %xmm0
1785 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm1
1786 ; SSE2-NEXT: movaps %xmm2, %xmm0
1787 ; SSE2-NEXT: retq
1788 ;
1789 ; SSE41-LABEL: sitofp_16i8_to_8f32:
1790 ; SSE41: # %bb.0:
1791 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm1
1792 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm2
1793 ; SSE41-NEXT: pshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
1794 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm0
1795 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm1
1796 ; SSE41-NEXT: movaps %xmm2, %xmm0
1797 ; SSE41-NEXT: retq
1798 ;
1799 ; AVX1-LABEL: sitofp_16i8_to_8f32:
1800 ; AVX1: # %bb.0:
1801 ; AVX1-NEXT: vpmovsxbd %xmm0, %xmm1
1802 ; AVX1-NEXT: vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
1803 ; AVX1-NEXT: vpmovsxbd %xmm0, %xmm0
1804 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
1805 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
1806 ; AVX1-NEXT: retq
1807 ;
1808 ; AVX2-LABEL: sitofp_16i8_to_8f32:
1809 ; AVX2: # %bb.0:
1810 ; AVX2-NEXT: vpmovsxbd %xmm0, %ymm0
1811 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
1812 ; AVX2-NEXT: retq
1813 ;
1814 ; AVX512-LABEL: sitofp_16i8_to_8f32:
1815 ; AVX512: # %bb.0:
1816 ; AVX512-NEXT: vpmovsxbd %xmm0, %zmm0
1817 ; AVX512-NEXT: vcvtdq2ps %zmm0, %zmm0
1818 ; AVX512-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
1819 ; AVX512-NEXT: retq
1820 %cvt = sitofp <16 x i8> %a to <16 x float>
1821 %shuf = shufflevector <16 x float> %cvt, <16 x float> undef, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
1822 ret <8 x float> %shuf
1823 }
1825 ;
1826 ; Unsigned Integer to Float
1827 ;
1829 define <4 x float> @uitofp_2i64_to_4f32(<2 x i64> %a) {
1830 ; SSE2-LABEL: uitofp_2i64_to_4f32:
1831 ; SSE2: # %bb.0:
1832 ; SSE2-NEXT: movdqa %xmm0, %xmm1
1833 ; SSE2-NEXT: movq %xmm0, %rax
1834 ; SSE2-NEXT: testq %rax, %rax
1835 ; SSE2-NEXT: js .LBB39_1
1836 ; SSE2-NEXT: # %bb.2:
1837 ; SSE2-NEXT: xorps %xmm0, %xmm0
1838 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
1839 ; SSE2-NEXT: jmp .LBB39_3
1840 ; SSE2-NEXT: .LBB39_1:
1841 ; SSE2-NEXT: movq %rax, %rcx
1842 ; SSE2-NEXT: shrq %rcx
1843 ; SSE2-NEXT: andl $1, %eax
1844 ; SSE2-NEXT: orq %rcx, %rax
1845 ; SSE2-NEXT: xorps %xmm0, %xmm0
1846 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
1847 ; SSE2-NEXT: addss %xmm0, %xmm0
1848 ; SSE2-NEXT: .LBB39_3:
1849 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
1850 ; SSE2-NEXT: movq %xmm1, %rax
1851 ; SSE2-NEXT: testq %rax, %rax
1852 ; SSE2-NEXT: js .LBB39_4
1853 ; SSE2-NEXT: # %bb.5:
1854 ; SSE2-NEXT: xorps %xmm1, %xmm1
1855 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
1856 ; SSE2-NEXT: unpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
1857 ; SSE2-NEXT: retq
1858 ; SSE2-NEXT: .LBB39_4:
1859 ; SSE2-NEXT: movq %rax, %rcx
1860 ; SSE2-NEXT: shrq %rcx
1861 ; SSE2-NEXT: andl $1, %eax
1862 ; SSE2-NEXT: orq %rcx, %rax
1863 ; SSE2-NEXT: xorps %xmm1, %xmm1
1864 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
1865 ; SSE2-NEXT: addss %xmm1, %xmm1
1866 ; SSE2-NEXT: unpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
1867 ; SSE2-NEXT: retq
1868 ;
1869 ; SSE41-LABEL: uitofp_2i64_to_4f32:
1870 ; SSE41: # %bb.0:
1871 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
1872 ; SSE41-NEXT: testq %rax, %rax
1873 ; SSE41-NEXT: js .LBB39_1
1874 ; SSE41-NEXT: # %bb.2:
1875 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
1876 ; SSE41-NEXT: jmp .LBB39_3
1877 ; SSE41-NEXT: .LBB39_1:
1878 ; SSE41-NEXT: movq %rax, %rcx
1879 ; SSE41-NEXT: shrq %rcx
1880 ; SSE41-NEXT: andl $1, %eax
1881 ; SSE41-NEXT: orq %rcx, %rax
1882 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
1883 ; SSE41-NEXT: addss %xmm1, %xmm1
1884 ; SSE41-NEXT: .LBB39_3:
1885 ; SSE41-NEXT: movq %xmm0, %rax
1886 ; SSE41-NEXT: testq %rax, %rax
1887 ; SSE41-NEXT: js .LBB39_4
1888 ; SSE41-NEXT: # %bb.5:
1889 ; SSE41-NEXT: xorps %xmm0, %xmm0
1890 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
1891 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1892 ; SSE41-NEXT: retq
1893 ; SSE41-NEXT: .LBB39_4:
1894 ; SSE41-NEXT: movq %rax, %rcx
1895 ; SSE41-NEXT: shrq %rcx
1896 ; SSE41-NEXT: andl $1, %eax
1897 ; SSE41-NEXT: orq %rcx, %rax
1898 ; SSE41-NEXT: xorps %xmm0, %xmm0
1899 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
1900 ; SSE41-NEXT: addss %xmm0, %xmm0
1901 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1902 ; SSE41-NEXT: retq
1903 ;
1904 ; VEX-LABEL: uitofp_2i64_to_4f32:
1905 ; VEX: # %bb.0:
1906 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
1907 ; VEX-NEXT: testq %rax, %rax
1908 ; VEX-NEXT: js .LBB39_1
1909 ; VEX-NEXT: # %bb.2:
1910 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1911 ; VEX-NEXT: jmp .LBB39_3
1912 ; VEX-NEXT: .LBB39_1:
1913 ; VEX-NEXT: movq %rax, %rcx
1914 ; VEX-NEXT: shrq %rcx
1915 ; VEX-NEXT: andl $1, %eax
1916 ; VEX-NEXT: orq %rcx, %rax
1917 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
1918 ; VEX-NEXT: vaddss %xmm1, %xmm1, %xmm1
1919 ; VEX-NEXT: .LBB39_3:
1920 ; VEX-NEXT: vmovq %xmm0, %rax
1921 ; VEX-NEXT: testq %rax, %rax
1922 ; VEX-NEXT: js .LBB39_4
1923 ; VEX-NEXT: # %bb.5:
1924 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1925 ; VEX-NEXT: jmp .LBB39_6
1926 ; VEX-NEXT: .LBB39_4:
1927 ; VEX-NEXT: movq %rax, %rcx
1928 ; VEX-NEXT: shrq %rcx
1929 ; VEX-NEXT: andl $1, %eax
1930 ; VEX-NEXT: orq %rcx, %rax
1931 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
1932 ; VEX-NEXT: vaddss %xmm0, %xmm0, %xmm0
1933 ; VEX-NEXT: .LBB39_6:
1934 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1935 ; VEX-NEXT: testq %rax, %rax
1936 ; VEX-NEXT: vxorps %xmm1, %xmm1, %xmm1
1937 ; VEX-NEXT: js .LBB39_8
1938 ; VEX-NEXT: # %bb.7:
1939 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm1
1940 ; VEX-NEXT: .LBB39_8:
1941 ; VEX-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1942 ; VEX-NEXT: retq
1943 ;
1944 ; AVX512F-LABEL: uitofp_2i64_to_4f32:
1945 ; AVX512F: # %bb.0:
1946 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
1947 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm1, %xmm1
1948 ; AVX512F-NEXT: vmovq %xmm0, %rax
1949 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm0
1950 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1951 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm1
1952 ; AVX512F-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1953 ; AVX512F-NEXT: retq
1954 ;
1955 ; AVX512VL-LABEL: uitofp_2i64_to_4f32:
1956 ; AVX512VL: # %bb.0:
1957 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
1958 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm1, %xmm1
1959 ; AVX512VL-NEXT: vmovq %xmm0, %rax
1960 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm0
1961 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
1962 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm1
1963 ; AVX512VL-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
1964 ; AVX512VL-NEXT: retq
1965 ;
1966 ; AVX512DQ-LABEL: uitofp_2i64_to_4f32:
1967 ; AVX512DQ: # %bb.0:
1968 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
1969 ; AVX512DQ-NEXT: vcvtuqq2ps %zmm0, %ymm0
1970 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
1971 ; AVX512DQ-NEXT: vzeroupper
1972 ; AVX512DQ-NEXT: retq
1973 ;
1974 ; AVX512VLDQ-LABEL: uitofp_2i64_to_4f32:
1975 ; AVX512VLDQ: # %bb.0:
1976 ; AVX512VLDQ-NEXT: vcvtuqq2ps %xmm0, %xmm0
1977 ; AVX512VLDQ-NEXT: retq
1978 %cvt = uitofp <2 x i64> %a to <2 x float>
1979 %ext = shufflevector <2 x float> %cvt, <2 x float> undef, <4 x i32> <i32 0, i32 1, i32 undef, i32 undef>
1980 ret <4 x float> %ext
1981 }
1983 define <4 x float> @uitofp_2i64_to_2f32(<2 x i64> %a) {
1984 ; SSE2-LABEL: uitofp_2i64_to_2f32:
1985 ; SSE2: # %bb.0:
1986 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm0[2,3,0,1]
1987 ; SSE2-NEXT: movq %xmm1, %rax
1988 ; SSE2-NEXT: testq %rax, %rax
1989 ; SSE2-NEXT: js .LBB40_1
1990 ; SSE2-NEXT: # %bb.2:
1991 ; SSE2-NEXT: xorps %xmm1, %xmm1
1992 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
1993 ; SSE2-NEXT: jmp .LBB40_3
1994 ; SSE2-NEXT: .LBB40_1:
1995 ; SSE2-NEXT: movq %rax, %rcx
1996 ; SSE2-NEXT: shrq %rcx
1997 ; SSE2-NEXT: andl $1, %eax
1998 ; SSE2-NEXT: orq %rcx, %rax
1999 ; SSE2-NEXT: xorps %xmm1, %xmm1
2000 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
2001 ; SSE2-NEXT: addss %xmm1, %xmm1
2002 ; SSE2-NEXT: .LBB40_3:
2003 ; SSE2-NEXT: movq %xmm0, %rax
2004 ; SSE2-NEXT: testq %rax, %rax
2005 ; SSE2-NEXT: js .LBB40_4
2006 ; SSE2-NEXT: # %bb.5:
2007 ; SSE2-NEXT: xorps %xmm0, %xmm0
2008 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
2009 ; SSE2-NEXT: jmp .LBB40_6
2010 ; SSE2-NEXT: .LBB40_4:
2011 ; SSE2-NEXT: movq %rax, %rcx
2012 ; SSE2-NEXT: shrq %rcx
2013 ; SSE2-NEXT: andl $1, %eax
2014 ; SSE2-NEXT: orq %rcx, %rax
2015 ; SSE2-NEXT: xorps %xmm0, %xmm0
2016 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
2017 ; SSE2-NEXT: addss %xmm0, %xmm0
2018 ; SSE2-NEXT: .LBB40_6:
2019 ; SSE2-NEXT: unpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
2020 ; SSE2-NEXT: movq {{.*#+}} xmm0 = xmm0[0],zero
2021 ; SSE2-NEXT: retq
2022 ;
2023 ; SSE41-LABEL: uitofp_2i64_to_2f32:
2024 ; SSE41: # %bb.0:
2025 ; SSE41-NEXT: movdqa %xmm0, %xmm1
2026 ; SSE41-NEXT: movq %xmm0, %rax
2027 ; SSE41-NEXT: testq %rax, %rax
2028 ; SSE41-NEXT: js .LBB40_1
2029 ; SSE41-NEXT: # %bb.2:
2030 ; SSE41-NEXT: xorps %xmm0, %xmm0
2031 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
2032 ; SSE41-NEXT: jmp .LBB40_3
2033 ; SSE41-NEXT: .LBB40_1:
2034 ; SSE41-NEXT: movq %rax, %rcx
2035 ; SSE41-NEXT: shrq %rcx
2036 ; SSE41-NEXT: andl $1, %eax
2037 ; SSE41-NEXT: orq %rcx, %rax
2038 ; SSE41-NEXT: xorps %xmm0, %xmm0
2039 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
2040 ; SSE41-NEXT: addss %xmm0, %xmm0
2041 ; SSE41-NEXT: .LBB40_3:
2042 ; SSE41-NEXT: pextrq $1, %xmm1, %rax
2043 ; SSE41-NEXT: testq %rax, %rax
2044 ; SSE41-NEXT: js .LBB40_4
2045 ; SSE41-NEXT: # %bb.5:
2046 ; SSE41-NEXT: xorps %xmm1, %xmm1
2047 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
2048 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],zero,zero
2049 ; SSE41-NEXT: retq
2050 ; SSE41-NEXT: .LBB40_4:
2051 ; SSE41-NEXT: movq %rax, %rcx
2052 ; SSE41-NEXT: shrq %rcx
2053 ; SSE41-NEXT: andl $1, %eax
2054 ; SSE41-NEXT: orq %rcx, %rax
2055 ; SSE41-NEXT: xorps %xmm1, %xmm1
2056 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
2057 ; SSE41-NEXT: addss %xmm1, %xmm1
2058 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],zero,zero
2059 ; SSE41-NEXT: retq
2060 ;
2061 ; VEX-LABEL: uitofp_2i64_to_2f32:
2062 ; VEX: # %bb.0:
2063 ; VEX-NEXT: vmovq %xmm0, %rax
2064 ; VEX-NEXT: testq %rax, %rax
2065 ; VEX-NEXT: js .LBB40_1
2066 ; VEX-NEXT: # %bb.2:
2067 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
2068 ; VEX-NEXT: jmp .LBB40_3
2069 ; VEX-NEXT: .LBB40_1:
2070 ; VEX-NEXT: movq %rax, %rcx
2071 ; VEX-NEXT: shrq %rcx
2072 ; VEX-NEXT: andl $1, %eax
2073 ; VEX-NEXT: orq %rcx, %rax
2074 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
2075 ; VEX-NEXT: vaddss %xmm1, %xmm1, %xmm1
2076 ; VEX-NEXT: .LBB40_3:
2077 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
2078 ; VEX-NEXT: testq %rax, %rax
2079 ; VEX-NEXT: js .LBB40_4
2080 ; VEX-NEXT: # %bb.5:
2081 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
2082 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0],xmm0[0],zero,zero
2083 ; VEX-NEXT: retq
2084 ; VEX-NEXT: .LBB40_4:
2085 ; VEX-NEXT: movq %rax, %rcx
2086 ; VEX-NEXT: shrq %rcx
2087 ; VEX-NEXT: andl $1, %eax
2088 ; VEX-NEXT: orq %rcx, %rax
2089 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
2090 ; VEX-NEXT: vaddss %xmm0, %xmm0, %xmm0
2091 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0],xmm0[0],zero,zero
2092 ; VEX-NEXT: retq
2093 ;
2094 ; AVX512F-LABEL: uitofp_2i64_to_2f32:
2095 ; AVX512F: # %bb.0:
2096 ; AVX512F-NEXT: vmovq %xmm0, %rax
2097 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm1, %xmm1
2098 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
2099 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm0
2100 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0],xmm0[0],zero,zero
2101 ; AVX512F-NEXT: retq
2102 ;
2103 ; AVX512VL-LABEL: uitofp_2i64_to_2f32:
2104 ; AVX512VL: # %bb.0:
2105 ; AVX512VL-NEXT: vmovq %xmm0, %rax
2106 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm1, %xmm1
2107 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
2108 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm0
2109 ; AVX512VL-NEXT: vpunpckldq {{.*#+}} xmm0 = xmm1[0],xmm0[0],xmm1[1],xmm0[1]
2110 ; AVX512VL-NEXT: vmovq {{.*#+}} xmm0 = xmm0[0],zero
2111 ; AVX512VL-NEXT: retq
2112 ;
2113 ; AVX512DQ-LABEL: uitofp_2i64_to_2f32:
2114 ; AVX512DQ: # %bb.0:
2115 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
2116 ; AVX512DQ-NEXT: vcvtuqq2ps %zmm0, %ymm0
2117 ; AVX512DQ-NEXT: vmovq {{.*#+}} xmm0 = xmm0[0],zero
2118 ; AVX512DQ-NEXT: vzeroupper
2119 ; AVX512DQ-NEXT: retq
2120 ;
2121 ; AVX512VLDQ-LABEL: uitofp_2i64_to_2f32:
2122 ; AVX512VLDQ: # %bb.0:
2123 ; AVX512VLDQ-NEXT: vcvtuqq2ps %xmm0, %xmm0
2124 ; AVX512VLDQ-NEXT: retq
2125 %cvt = uitofp <2 x i64> %a to <2 x float>
2126 %ext = shufflevector <2 x float> %cvt, <2 x float> zeroinitializer, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
2127 ret <4 x float> %ext
2128 }
2130 define <4 x float> @uitofp_4i64_to_4f32_undef(<2 x i64> %a) {
2131 ; SSE2-LABEL: uitofp_4i64_to_4f32_undef:
2132 ; SSE2: # %bb.0:
2133 ; SSE2-NEXT: movdqa %xmm0, %xmm1
2134 ; SSE2-NEXT: movq %xmm0, %rax
2135 ; SSE2-NEXT: testq %rax, %rax
2136 ; SSE2-NEXT: js .LBB41_1
2137 ; SSE2-NEXT: # %bb.2:
2138 ; SSE2-NEXT: xorps %xmm0, %xmm0
2139 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
2140 ; SSE2-NEXT: jmp .LBB41_3
2141 ; SSE2-NEXT: .LBB41_1:
2142 ; SSE2-NEXT: movq %rax, %rcx
2143 ; SSE2-NEXT: shrq %rcx
2144 ; SSE2-NEXT: andl $1, %eax
2145 ; SSE2-NEXT: orq %rcx, %rax
2146 ; SSE2-NEXT: xorps %xmm0, %xmm0
2147 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
2148 ; SSE2-NEXT: addss %xmm0, %xmm0
2149 ; SSE2-NEXT: .LBB41_3:
2150 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
2151 ; SSE2-NEXT: movq %xmm1, %rax
2152 ; SSE2-NEXT: testq %rax, %rax
2153 ; SSE2-NEXT: js .LBB41_4
2154 ; SSE2-NEXT: # %bb.5:
2155 ; SSE2-NEXT: xorps %xmm1, %xmm1
2156 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
2157 ; SSE2-NEXT: jmp .LBB41_6
2158 ; SSE2-NEXT: .LBB41_4:
2159 ; SSE2-NEXT: movq %rax, %rcx
2160 ; SSE2-NEXT: shrq %rcx
2161 ; SSE2-NEXT: andl $1, %eax
2162 ; SSE2-NEXT: orq %rcx, %rax
2163 ; SSE2-NEXT: xorps %xmm1, %xmm1
2164 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
2165 ; SSE2-NEXT: addss %xmm1, %xmm1
2166 ; SSE2-NEXT: .LBB41_6:
2167 ; SSE2-NEXT: unpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
2168 ; SSE2-NEXT: testq %rax, %rax
2169 ; SSE2-NEXT: xorps %xmm1, %xmm1
2170 ; SSE2-NEXT: js .LBB41_8
2171 ; SSE2-NEXT: # %bb.7:
2172 ; SSE2-NEXT: xorps %xmm1, %xmm1
2173 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
2174 ; SSE2-NEXT: .LBB41_8:
2175 ; SSE2-NEXT: shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
2176 ; SSE2-NEXT: retq
2177 ;
2178 ; SSE41-LABEL: uitofp_4i64_to_4f32_undef:
2179 ; SSE41: # %bb.0:
2180 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
2181 ; SSE41-NEXT: testq %rax, %rax
2182 ; SSE41-NEXT: js .LBB41_1
2183 ; SSE41-NEXT: # %bb.2:
2184 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
2185 ; SSE41-NEXT: jmp .LBB41_3
2186 ; SSE41-NEXT: .LBB41_1:
2187 ; SSE41-NEXT: movq %rax, %rcx
2188 ; SSE41-NEXT: shrq %rcx
2189 ; SSE41-NEXT: andl $1, %eax
2190 ; SSE41-NEXT: orq %rcx, %rax
2191 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
2192 ; SSE41-NEXT: addss %xmm1, %xmm1
2193 ; SSE41-NEXT: .LBB41_3:
2194 ; SSE41-NEXT: movq %xmm0, %rax
2195 ; SSE41-NEXT: testq %rax, %rax
2196 ; SSE41-NEXT: js .LBB41_4
2197 ; SSE41-NEXT: # %bb.5:
2198 ; SSE41-NEXT: xorps %xmm0, %xmm0
2199 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
2200 ; SSE41-NEXT: jmp .LBB41_6
2201 ; SSE41-NEXT: .LBB41_4:
2202 ; SSE41-NEXT: movq %rax, %rcx
2203 ; SSE41-NEXT: shrq %rcx
2204 ; SSE41-NEXT: andl $1, %eax
2205 ; SSE41-NEXT: orq %rcx, %rax
2206 ; SSE41-NEXT: xorps %xmm0, %xmm0
2207 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
2208 ; SSE41-NEXT: addss %xmm0, %xmm0
2209 ; SSE41-NEXT: .LBB41_6:
2210 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
2211 ; SSE41-NEXT: testq %rax, %rax
2212 ; SSE41-NEXT: xorps %xmm1, %xmm1
2213 ; SSE41-NEXT: js .LBB41_8
2214 ; SSE41-NEXT: # %bb.7:
2215 ; SSE41-NEXT: xorps %xmm1, %xmm1
2216 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
2217 ; SSE41-NEXT: .LBB41_8:
2218 ; SSE41-NEXT: shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
2219 ; SSE41-NEXT: retq
2220 ;
2221 ; VEX-LABEL: uitofp_4i64_to_4f32_undef:
2222 ; VEX: # %bb.0:
2223 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
2224 ; VEX-NEXT: testq %rax, %rax
2225 ; VEX-NEXT: js .LBB41_1
2226 ; VEX-NEXT: # %bb.2:
2227 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
2228 ; VEX-NEXT: jmp .LBB41_3
2229 ; VEX-NEXT: .LBB41_1:
2230 ; VEX-NEXT: movq %rax, %rcx
2231 ; VEX-NEXT: shrq %rcx
2232 ; VEX-NEXT: andl $1, %eax
2233 ; VEX-NEXT: orq %rcx, %rax
2234 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
2235 ; VEX-NEXT: vaddss %xmm1, %xmm1, %xmm1
2236 ; VEX-NEXT: .LBB41_3:
2237 ; VEX-NEXT: vmovq %xmm0, %rax
2238 ; VEX-NEXT: testq %rax, %rax
2239 ; VEX-NEXT: js .LBB41_4
2240 ; VEX-NEXT: # %bb.5:
2241 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
2242 ; VEX-NEXT: jmp .LBB41_6
2243 ; VEX-NEXT: .LBB41_4:
2244 ; VEX-NEXT: movq %rax, %rcx
2245 ; VEX-NEXT: shrq %rcx
2246 ; VEX-NEXT: andl $1, %eax
2247 ; VEX-NEXT: orq %rcx, %rax
2248 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm0
2249 ; VEX-NEXT: vaddss %xmm0, %xmm0, %xmm0
2250 ; VEX-NEXT: .LBB41_6:
2251 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
2252 ; VEX-NEXT: testq %rax, %rax
2253 ; VEX-NEXT: vxorps %xmm1, %xmm1, %xmm1
2254 ; VEX-NEXT: js .LBB41_8
2255 ; VEX-NEXT: # %bb.7:
2256 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm1
2257 ; VEX-NEXT: .LBB41_8:
2258 ; VEX-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
2259 ; VEX-NEXT: retq
2260 ;
2261 ; AVX512F-LABEL: uitofp_4i64_to_4f32_undef:
2262 ; AVX512F: # %bb.0:
2263 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
2264 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm1, %xmm1
2265 ; AVX512F-NEXT: vmovq %xmm0, %rax
2266 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm0
2267 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
2268 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm1
2269 ; AVX512F-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
2270 ; AVX512F-NEXT: retq
2271 ;
2272 ; AVX512VL-LABEL: uitofp_4i64_to_4f32_undef:
2273 ; AVX512VL: # %bb.0:
2274 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
2275 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm1, %xmm1
2276 ; AVX512VL-NEXT: vmovq %xmm0, %rax
2277 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm0
2278 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[2,3]
2279 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm1
2280 ; AVX512VL-NEXT: vshufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,0]
2281 ; AVX512VL-NEXT: retq
2282 ;
2283 ; AVX512DQ-LABEL: uitofp_4i64_to_4f32_undef:
2284 ; AVX512DQ: # %bb.0:
2285 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
2286 ; AVX512DQ-NEXT: vcvtuqq2ps %zmm0, %ymm0
2287 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
2288 ; AVX512DQ-NEXT: vzeroupper
2289 ; AVX512DQ-NEXT: retq
2290 ;
2291 ; AVX512VLDQ-LABEL: uitofp_4i64_to_4f32_undef:
2292 ; AVX512VLDQ: # %bb.0:
2293 ; AVX512VLDQ-NEXT: # kill: def $xmm0 killed $xmm0 def $ymm0
2294 ; AVX512VLDQ-NEXT: vcvtuqq2ps %ymm0, %xmm0
2295 ; AVX512VLDQ-NEXT: vzeroupper
2296 ; AVX512VLDQ-NEXT: retq
2297 %ext = shufflevector <2 x i64> %a, <2 x i64> undef, <4 x i32> <i32 0, i32 1, i32 undef, i32 undef>
2298 %cvt = uitofp <4 x i64> %ext to <4 x float>
2299 ret <4 x float> %cvt
2300 }
2302 define <4 x float> @uitofp_4i32_to_4f32(<4 x i32> %a) {
2303 ; SSE2-LABEL: uitofp_4i32_to_4f32:
2304 ; SSE2: # %bb.0:
2305 ; SSE2-NEXT: movdqa {{.*#+}} xmm1 = [65535,65535,65535,65535]
2306 ; SSE2-NEXT: pand %xmm0, %xmm1
2307 ; SSE2-NEXT: por {{.*}}(%rip), %xmm1
2308 ; SSE2-NEXT: psrld $16, %xmm0
2309 ; SSE2-NEXT: por {{.*}}(%rip), %xmm0
2310 ; SSE2-NEXT: addps {{.*}}(%rip), %xmm0
2311 ; SSE2-NEXT: addps %xmm1, %xmm0
2312 ; SSE2-NEXT: retq
2313 ;
2314 ; SSE41-LABEL: uitofp_4i32_to_4f32:
2315 ; SSE41: # %bb.0:
2316 ; SSE41-NEXT: movdqa {{.*#+}} xmm1 = [1258291200,1258291200,1258291200,1258291200]
2317 ; SSE41-NEXT: pblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
2318 ; SSE41-NEXT: psrld $16, %xmm0
2319 ; SSE41-NEXT: pblendw {{.*#+}} xmm0 = xmm0[0],mem[1],xmm0[2],mem[3],xmm0[4],mem[5],xmm0[6],mem[7]
2320 ; SSE41-NEXT: addps {{.*}}(%rip), %xmm0
2321 ; SSE41-NEXT: addps %xmm1, %xmm0
2322 ; SSE41-NEXT: retq
2323 ;
2324 ; AVX1-LABEL: uitofp_4i32_to_4f32:
2325 ; AVX1: # %bb.0:
2326 ; AVX1-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0],mem[1],xmm0[2],mem[3],xmm0[4],mem[5],xmm0[6],mem[7]
2327 ; AVX1-NEXT: vpsrld $16, %xmm0, %xmm0
2328 ; AVX1-NEXT: vpblendw {{.*#+}} xmm0 = xmm0[0],mem[1],xmm0[2],mem[3],xmm0[4],mem[5],xmm0[6],mem[7]
2329 ; AVX1-NEXT: vaddps {{.*}}(%rip), %xmm0, %xmm0
2330 ; AVX1-NEXT: vaddps %xmm0, %xmm1, %xmm0
2331 ; AVX1-NEXT: retq
2332 ;
2333 ; AVX2-LABEL: uitofp_4i32_to_4f32:
2334 ; AVX2: # %bb.0:
2335 ; AVX2-NEXT: vpbroadcastd {{.*#+}} xmm1 = [1258291200,1258291200,1258291200,1258291200]
2336 ; AVX2-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
2337 ; AVX2-NEXT: vpsrld $16, %xmm0, %xmm0
2338 ; AVX2-NEXT: vpbroadcastd {{.*#+}} xmm2 = [1392508928,1392508928,1392508928,1392508928]
2339 ; AVX2-NEXT: vpblendw {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3],xmm0[4],xmm2[5],xmm0[6],xmm2[7]
2340 ; AVX2-NEXT: vbroadcastss {{.*#+}} xmm2 = [-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11]
2341 ; AVX2-NEXT: vaddps %xmm2, %xmm0, %xmm0
2342 ; AVX2-NEXT: vaddps %xmm0, %xmm1, %xmm0
2343 ; AVX2-NEXT: retq
2344 ;
2345 ; AVX512F-LABEL: uitofp_4i32_to_4f32:
2346 ; AVX512F: # %bb.0:
2347 ; AVX512F-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
2348 ; AVX512F-NEXT: vcvtudq2ps %zmm0, %zmm0
2349 ; AVX512F-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
2350 ; AVX512F-NEXT: vzeroupper
2351 ; AVX512F-NEXT: retq
2352 ;
2353 ; AVX512VL-LABEL: uitofp_4i32_to_4f32:
2354 ; AVX512VL: # %bb.0:
2355 ; AVX512VL-NEXT: vcvtudq2ps %xmm0, %xmm0
2356 ; AVX512VL-NEXT: retq
2357 ;
2358 ; AVX512DQ-LABEL: uitofp_4i32_to_4f32:
2359 ; AVX512DQ: # %bb.0:
2360 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 def $zmm0
2361 ; AVX512DQ-NEXT: vcvtudq2ps %zmm0, %zmm0
2362 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
2363 ; AVX512DQ-NEXT: vzeroupper
2364 ; AVX512DQ-NEXT: retq
2365 ;
2366 ; AVX512VLDQ-LABEL: uitofp_4i32_to_4f32:
2367 ; AVX512VLDQ: # %bb.0:
2368 ; AVX512VLDQ-NEXT: vcvtudq2ps %xmm0, %xmm0
2369 ; AVX512VLDQ-NEXT: retq
2370 %cvt = uitofp <4 x i32> %a to <4 x float>
2371 ret <4 x float> %cvt
2372 }
2374 define <4 x float> @uitofp_4i16_to_4f32(<8 x i16> %a) {
2375 ; SSE2-LABEL: uitofp_4i16_to_4f32:
2376 ; SSE2: # %bb.0:
2377 ; SSE2-NEXT: pxor %xmm1, %xmm1
2378 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
2379 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
2380 ; SSE2-NEXT: retq
2381 ;
2382 ; SSE41-LABEL: uitofp_4i16_to_4f32:
2383 ; SSE41: # %bb.0:
2384 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
2385 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
2386 ; SSE41-NEXT: retq
2387 ;
2388 ; AVX-LABEL: uitofp_4i16_to_4f32:
2389 ; AVX: # %bb.0:
2390 ; AVX-NEXT: vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
2391 ; AVX-NEXT: vcvtdq2ps %xmm0, %xmm0
2392 ; AVX-NEXT: retq
2393 %shuf = shufflevector <8 x i16> %a, <8 x i16> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
2394 %cvt = uitofp <4 x i16> %shuf to <4 x float>
2395 ret <4 x float> %cvt
2396 }
2398 define <4 x float> @uitofp_8i16_to_4f32(<8 x i16> %a) {
2399 ; SSE2-LABEL: uitofp_8i16_to_4f32:
2400 ; SSE2: # %bb.0:
2401 ; SSE2-NEXT: pxor %xmm1, %xmm1
2402 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
2403 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
2404 ; SSE2-NEXT: retq
2405 ;
2406 ; SSE41-LABEL: uitofp_8i16_to_4f32:
2407 ; SSE41: # %bb.0:
2408 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
2409 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
2410 ; SSE41-NEXT: retq
2411 ;
2412 ; AVX1-LABEL: uitofp_8i16_to_4f32:
2413 ; AVX1: # %bb.0:
2414 ; AVX1-NEXT: vpxor %xmm1, %xmm1, %xmm1
2415 ; AVX1-NEXT: vpunpckhwd {{.*#+}} xmm1 = xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
2416 ; AVX1-NEXT: vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
2417 ; AVX1-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
2418 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
2419 ; AVX1-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
2420 ; AVX1-NEXT: vzeroupper
2421 ; AVX1-NEXT: retq
2422 ;
2423 ; AVX2-LABEL: uitofp_8i16_to_4f32:
2424 ; AVX2: # %bb.0:
2425 ; AVX2-NEXT: vpmovzxwd {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero,xmm0[4],zero,xmm0[5],zero,xmm0[6],zero,xmm0[7],zero
2426 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
2427 ; AVX2-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
2428 ; AVX2-NEXT: vzeroupper
2429 ; AVX2-NEXT: retq
2430 ;
2431 ; AVX512-LABEL: uitofp_8i16_to_4f32:
2432 ; AVX512: # %bb.0:
2433 ; AVX512-NEXT: vpmovzxwd {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero,xmm0[4],zero,xmm0[5],zero,xmm0[6],zero,xmm0[7],zero
2434 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
2435 ; AVX512-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
2436 ; AVX512-NEXT: vzeroupper
2437 ; AVX512-NEXT: retq
2438 %cvt = uitofp <8 x i16> %a to <8 x float>
2439 %shuf = shufflevector <8 x float> %cvt, <8 x float> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
2440 ret <4 x float> %shuf
2441 }
2443 define <4 x float> @uitofp_4i8_to_4f32(<16 x i8> %a) {
2444 ; SSE2-LABEL: uitofp_4i8_to_4f32:
2445 ; SSE2: # %bb.0:
2446 ; SSE2-NEXT: pxor %xmm1, %xmm1
2447 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
2448 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
2449 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
2450 ; SSE2-NEXT: retq
2451 ;
2452 ; SSE41-LABEL: uitofp_4i8_to_4f32:
2453 ; SSE41: # %bb.0:
2454 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
2455 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
2456 ; SSE41-NEXT: retq
2457 ;
2458 ; AVX-LABEL: uitofp_4i8_to_4f32:
2459 ; AVX: # %bb.0:
2460 ; AVX-NEXT: vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
2461 ; AVX-NEXT: vcvtdq2ps %xmm0, %xmm0
2462 ; AVX-NEXT: retq
2463 %shuf = shufflevector <16 x i8> %a, <16 x i8> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
2464 %cvt = uitofp <4 x i8> %shuf to <4 x float>
2465 ret <4 x float> %cvt
2466 }
2468 define <4 x float> @uitofp_16i8_to_4f32(<16 x i8> %a) {
2469 ; SSE2-LABEL: uitofp_16i8_to_4f32:
2470 ; SSE2: # %bb.0:
2471 ; SSE2-NEXT: pxor %xmm1, %xmm1
2472 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
2473 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
2474 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
2475 ; SSE2-NEXT: retq
2476 ;
2477 ; SSE41-LABEL: uitofp_16i8_to_4f32:
2478 ; SSE41: # %bb.0:
2479 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
2480 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
2481 ; SSE41-NEXT: retq
2482 ;
2483 ; AVX1-LABEL: uitofp_16i8_to_4f32:
2484 ; AVX1: # %bb.0:
2485 ; AVX1-NEXT: vpmovzxbd {{.*#+}} xmm1 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
2486 ; AVX1-NEXT: vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
2487 ; AVX1-NEXT: vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
2488 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
2489 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
2490 ; AVX1-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
2491 ; AVX1-NEXT: vzeroupper
2492 ; AVX1-NEXT: retq
2493 ;
2494 ; AVX2-LABEL: uitofp_16i8_to_4f32:
2495 ; AVX2: # %bb.0:
2496 ; AVX2-NEXT: vpmovzxbd {{.*#+}} ymm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero,xmm0[4],zero,zero,zero,xmm0[5],zero,zero,zero,xmm0[6],zero,zero,zero,xmm0[7],zero,zero,zero
2497 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
2498 ; AVX2-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
2499 ; AVX2-NEXT: vzeroupper
2500 ; AVX2-NEXT: retq
2501 ;
2502 ; AVX512-LABEL: uitofp_16i8_to_4f32:
2503 ; AVX512: # %bb.0:
2504 ; AVX512-NEXT: vpmovzxbd {{.*#+}} zmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero,xmm0[4],zero,zero,zero,xmm0[5],zero,zero,zero,xmm0[6],zero,zero,zero,xmm0[7],zero,zero,zero,xmm0[8],zero,zero,zero,xmm0[9],zero,zero,zero,xmm0[10],zero,zero,zero,xmm0[11],zero,zero,zero,xmm0[12],zero,zero,zero,xmm0[13],zero,zero,zero,xmm0[14],zero,zero,zero,xmm0[15],zero,zero,zero
2505 ; AVX512-NEXT: vcvtdq2ps %zmm0, %zmm0
2506 ; AVX512-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
2507 ; AVX512-NEXT: vzeroupper
2508 ; AVX512-NEXT: retq
2509 %cvt = uitofp <16 x i8> %a to <16 x float>
2510 %shuf = shufflevector <16 x float> %cvt, <16 x float> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
2511 ret <4 x float> %shuf
2512 }
2514 define <4 x float> @uitofp_4i64_to_4f32(<4 x i64> %a) {
2515 ; SSE2-LABEL: uitofp_4i64_to_4f32:
2516 ; SSE2: # %bb.0:
2517 ; SSE2-NEXT: movq %xmm1, %rax
2518 ; SSE2-NEXT: testq %rax, %rax
2519 ; SSE2-NEXT: js .LBB47_1
2520 ; SSE2-NEXT: # %bb.2:
2521 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm2
2522 ; SSE2-NEXT: jmp .LBB47_3
2523 ; SSE2-NEXT: .LBB47_1:
2524 ; SSE2-NEXT: movq %rax, %rcx
2525 ; SSE2-NEXT: shrq %rcx
2526 ; SSE2-NEXT: andl $1, %eax
2527 ; SSE2-NEXT: orq %rcx, %rax
2528 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm2
2529 ; SSE2-NEXT: addss %xmm2, %xmm2
2530 ; SSE2-NEXT: .LBB47_3:
2531 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
2532 ; SSE2-NEXT: movq %xmm1, %rax
2533 ; SSE2-NEXT: testq %rax, %rax
2534 ; SSE2-NEXT: js .LBB47_4
2535 ; SSE2-NEXT: # %bb.5:
2536 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm3
2537 ; SSE2-NEXT: jmp .LBB47_6
2538 ; SSE2-NEXT: .LBB47_4:
2539 ; SSE2-NEXT: movq %rax, %rcx
2540 ; SSE2-NEXT: shrq %rcx
2541 ; SSE2-NEXT: andl $1, %eax
2542 ; SSE2-NEXT: orq %rcx, %rax
2543 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm3
2544 ; SSE2-NEXT: addss %xmm3, %xmm3
2545 ; SSE2-NEXT: .LBB47_6:
2546 ; SSE2-NEXT: movq %xmm0, %rax
2547 ; SSE2-NEXT: testq %rax, %rax
2548 ; SSE2-NEXT: js .LBB47_7
2549 ; SSE2-NEXT: # %bb.8:
2550 ; SSE2-NEXT: xorps %xmm1, %xmm1
2551 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
2552 ; SSE2-NEXT: jmp .LBB47_9
2553 ; SSE2-NEXT: .LBB47_7:
2554 ; SSE2-NEXT: movq %rax, %rcx
2555 ; SSE2-NEXT: shrq %rcx
2556 ; SSE2-NEXT: andl $1, %eax
2557 ; SSE2-NEXT: orq %rcx, %rax
2558 ; SSE2-NEXT: xorps %xmm1, %xmm1
2559 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
2560 ; SSE2-NEXT: addss %xmm1, %xmm1
2561 ; SSE2-NEXT: .LBB47_9:
2562 ; SSE2-NEXT: unpcklps {{.*#+}} xmm2 = xmm2[0],xmm3[0],xmm2[1],xmm3[1]
2563 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
2564 ; SSE2-NEXT: movq %xmm0, %rax
2565 ; SSE2-NEXT: testq %rax, %rax
2566 ; SSE2-NEXT: js .LBB47_10
2567 ; SSE2-NEXT: # %bb.11:
2568 ; SSE2-NEXT: xorps %xmm0, %xmm0
2569 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
2570 ; SSE2-NEXT: jmp .LBB47_12
2571 ; SSE2-NEXT: .LBB47_10:
2572 ; SSE2-NEXT: movq %rax, %rcx
2573 ; SSE2-NEXT: shrq %rcx
2574 ; SSE2-NEXT: andl $1, %eax
2575 ; SSE2-NEXT: orq %rcx, %rax
2576 ; SSE2-NEXT: xorps %xmm0, %xmm0
2577 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
2578 ; SSE2-NEXT: addss %xmm0, %xmm0
2579 ; SSE2-NEXT: .LBB47_12:
2580 ; SSE2-NEXT: unpcklps {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1]
2581 ; SSE2-NEXT: movlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
2582 ; SSE2-NEXT: movaps %xmm1, %xmm0
2583 ; SSE2-NEXT: retq
2584 ;
2585 ; SSE41-LABEL: uitofp_4i64_to_4f32:
2586 ; SSE41: # %bb.0:
2587 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
2588 ; SSE41-NEXT: testq %rax, %rax
2589 ; SSE41-NEXT: js .LBB47_1
2590 ; SSE41-NEXT: # %bb.2:
2591 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
2592 ; SSE41-NEXT: jmp .LBB47_3
2593 ; SSE41-NEXT: .LBB47_1:
2594 ; SSE41-NEXT: movq %rax, %rcx
2595 ; SSE41-NEXT: shrq %rcx
2596 ; SSE41-NEXT: andl $1, %eax
2597 ; SSE41-NEXT: orq %rcx, %rax
2598 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
2599 ; SSE41-NEXT: addss %xmm2, %xmm2
2600 ; SSE41-NEXT: .LBB47_3:
2601 ; SSE41-NEXT: movq %xmm0, %rax
2602 ; SSE41-NEXT: testq %rax, %rax
2603 ; SSE41-NEXT: js .LBB47_4
2604 ; SSE41-NEXT: # %bb.5:
2605 ; SSE41-NEXT: xorps %xmm0, %xmm0
2606 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
2607 ; SSE41-NEXT: jmp .LBB47_6
2608 ; SSE41-NEXT: .LBB47_4:
2609 ; SSE41-NEXT: movq %rax, %rcx
2610 ; SSE41-NEXT: shrq %rcx
2611 ; SSE41-NEXT: andl $1, %eax
2612 ; SSE41-NEXT: orq %rcx, %rax
2613 ; SSE41-NEXT: xorps %xmm0, %xmm0
2614 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
2615 ; SSE41-NEXT: addss %xmm0, %xmm0
2616 ; SSE41-NEXT: .LBB47_6:
2617 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[2,3]
2618 ; SSE41-NEXT: movq %xmm1, %rax
2619 ; SSE41-NEXT: testq %rax, %rax
2620 ; SSE41-NEXT: js .LBB47_7
2621 ; SSE41-NEXT: # %bb.8:
2622 ; SSE41-NEXT: xorps %xmm2, %xmm2
2623 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
2624 ; SSE41-NEXT: jmp .LBB47_9
2625 ; SSE41-NEXT: .LBB47_7:
2626 ; SSE41-NEXT: movq %rax, %rcx
2627 ; SSE41-NEXT: shrq %rcx
2628 ; SSE41-NEXT: andl $1, %eax
2629 ; SSE41-NEXT: orq %rcx, %rax
2630 ; SSE41-NEXT: xorps %xmm2, %xmm2
2631 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
2632 ; SSE41-NEXT: addss %xmm2, %xmm2
2633 ; SSE41-NEXT: .LBB47_9:
2634 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1],xmm2[0],xmm0[3]
2635 ; SSE41-NEXT: pextrq $1, %xmm1, %rax
2636 ; SSE41-NEXT: testq %rax, %rax
2637 ; SSE41-NEXT: js .LBB47_10
2638 ; SSE41-NEXT: # %bb.11:
2639 ; SSE41-NEXT: xorps %xmm1, %xmm1
2640 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
2641 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2642 ; SSE41-NEXT: retq
2643 ; SSE41-NEXT: .LBB47_10:
2644 ; SSE41-NEXT: movq %rax, %rcx
2645 ; SSE41-NEXT: shrq %rcx
2646 ; SSE41-NEXT: andl $1, %eax
2647 ; SSE41-NEXT: orq %rcx, %rax
2648 ; SSE41-NEXT: xorps %xmm1, %xmm1
2649 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
2650 ; SSE41-NEXT: addss %xmm1, %xmm1
2651 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2652 ; SSE41-NEXT: retq
2653 ;
2654 ; AVX1-LABEL: uitofp_4i64_to_4f32:
2655 ; AVX1: # %bb.0:
2656 ; AVX1-NEXT: vpextrq $1, %xmm0, %rax
2657 ; AVX1-NEXT: testq %rax, %rax
2658 ; AVX1-NEXT: js .LBB47_1
2659 ; AVX1-NEXT: # %bb.2:
2660 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
2661 ; AVX1-NEXT: jmp .LBB47_3
2662 ; AVX1-NEXT: .LBB47_1:
2663 ; AVX1-NEXT: movq %rax, %rcx
2664 ; AVX1-NEXT: shrq %rcx
2665 ; AVX1-NEXT: andl $1, %eax
2666 ; AVX1-NEXT: orq %rcx, %rax
2667 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
2668 ; AVX1-NEXT: vaddss %xmm1, %xmm1, %xmm1
2669 ; AVX1-NEXT: .LBB47_3:
2670 ; AVX1-NEXT: vmovq %xmm0, %rax
2671 ; AVX1-NEXT: testq %rax, %rax
2672 ; AVX1-NEXT: js .LBB47_4
2673 ; AVX1-NEXT: # %bb.5:
2674 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
2675 ; AVX1-NEXT: jmp .LBB47_6
2676 ; AVX1-NEXT: .LBB47_4:
2677 ; AVX1-NEXT: movq %rax, %rcx
2678 ; AVX1-NEXT: shrq %rcx
2679 ; AVX1-NEXT: andl $1, %eax
2680 ; AVX1-NEXT: orq %rcx, %rax
2681 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
2682 ; AVX1-NEXT: vaddss %xmm2, %xmm2, %xmm2
2683 ; AVX1-NEXT: .LBB47_6:
2684 ; AVX1-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0],xmm1[0],xmm2[2,3]
2685 ; AVX1-NEXT: vextractf128 $1, %ymm0, %xmm0
2686 ; AVX1-NEXT: vmovq %xmm0, %rax
2687 ; AVX1-NEXT: testq %rax, %rax
2688 ; AVX1-NEXT: js .LBB47_7
2689 ; AVX1-NEXT: # %bb.8:
2690 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
2691 ; AVX1-NEXT: jmp .LBB47_9
2692 ; AVX1-NEXT: .LBB47_7:
2693 ; AVX1-NEXT: movq %rax, %rcx
2694 ; AVX1-NEXT: shrq %rcx
2695 ; AVX1-NEXT: andl $1, %eax
2696 ; AVX1-NEXT: orq %rcx, %rax
2697 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
2698 ; AVX1-NEXT: vaddss %xmm2, %xmm2, %xmm2
2699 ; AVX1-NEXT: .LBB47_9:
2700 ; AVX1-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
2701 ; AVX1-NEXT: vpextrq $1, %xmm0, %rax
2702 ; AVX1-NEXT: testq %rax, %rax
2703 ; AVX1-NEXT: js .LBB47_10
2704 ; AVX1-NEXT: # %bb.11:
2705 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
2706 ; AVX1-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
2707 ; AVX1-NEXT: vzeroupper
2708 ; AVX1-NEXT: retq
2709 ; AVX1-NEXT: .LBB47_10:
2710 ; AVX1-NEXT: movq %rax, %rcx
2711 ; AVX1-NEXT: shrq %rcx
2712 ; AVX1-NEXT: andl $1, %eax
2713 ; AVX1-NEXT: orq %rcx, %rax
2714 ; AVX1-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
2715 ; AVX1-NEXT: vaddss %xmm0, %xmm0, %xmm0
2716 ; AVX1-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
2717 ; AVX1-NEXT: vzeroupper
2718 ; AVX1-NEXT: retq
2719 ;
2720 ; AVX2-LABEL: uitofp_4i64_to_4f32:
2721 ; AVX2: # %bb.0:
2722 ; AVX2-NEXT: vpextrq $1, %xmm0, %rax
2723 ; AVX2-NEXT: testq %rax, %rax
2724 ; AVX2-NEXT: js .LBB47_1
2725 ; AVX2-NEXT: # %bb.2:
2726 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
2727 ; AVX2-NEXT: jmp .LBB47_3
2728 ; AVX2-NEXT: .LBB47_1:
2729 ; AVX2-NEXT: movq %rax, %rcx
2730 ; AVX2-NEXT: shrq %rcx
2731 ; AVX2-NEXT: andl $1, %eax
2732 ; AVX2-NEXT: orq %rcx, %rax
2733 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
2734 ; AVX2-NEXT: vaddss %xmm1, %xmm1, %xmm1
2735 ; AVX2-NEXT: .LBB47_3:
2736 ; AVX2-NEXT: vmovq %xmm0, %rax
2737 ; AVX2-NEXT: testq %rax, %rax
2738 ; AVX2-NEXT: js .LBB47_4
2739 ; AVX2-NEXT: # %bb.5:
2740 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
2741 ; AVX2-NEXT: jmp .LBB47_6
2742 ; AVX2-NEXT: .LBB47_4:
2743 ; AVX2-NEXT: movq %rax, %rcx
2744 ; AVX2-NEXT: shrq %rcx
2745 ; AVX2-NEXT: andl $1, %eax
2746 ; AVX2-NEXT: orq %rcx, %rax
2747 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
2748 ; AVX2-NEXT: vaddss %xmm2, %xmm2, %xmm2
2749 ; AVX2-NEXT: .LBB47_6:
2750 ; AVX2-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0],xmm1[0],xmm2[2,3]
2751 ; AVX2-NEXT: vextracti128 $1, %ymm0, %xmm0
2752 ; AVX2-NEXT: vmovq %xmm0, %rax
2753 ; AVX2-NEXT: testq %rax, %rax
2754 ; AVX2-NEXT: js .LBB47_7
2755 ; AVX2-NEXT: # %bb.8:
2756 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
2757 ; AVX2-NEXT: jmp .LBB47_9
2758 ; AVX2-NEXT: .LBB47_7:
2759 ; AVX2-NEXT: movq %rax, %rcx
2760 ; AVX2-NEXT: shrq %rcx
2761 ; AVX2-NEXT: andl $1, %eax
2762 ; AVX2-NEXT: orq %rcx, %rax
2763 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
2764 ; AVX2-NEXT: vaddss %xmm2, %xmm2, %xmm2
2765 ; AVX2-NEXT: .LBB47_9:
2766 ; AVX2-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
2767 ; AVX2-NEXT: vpextrq $1, %xmm0, %rax
2768 ; AVX2-NEXT: testq %rax, %rax
2769 ; AVX2-NEXT: js .LBB47_10
2770 ; AVX2-NEXT: # %bb.11:
2771 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
2772 ; AVX2-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
2773 ; AVX2-NEXT: vzeroupper
2774 ; AVX2-NEXT: retq
2775 ; AVX2-NEXT: .LBB47_10:
2776 ; AVX2-NEXT: movq %rax, %rcx
2777 ; AVX2-NEXT: shrq %rcx
2778 ; AVX2-NEXT: andl $1, %eax
2779 ; AVX2-NEXT: orq %rcx, %rax
2780 ; AVX2-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
2781 ; AVX2-NEXT: vaddss %xmm0, %xmm0, %xmm0
2782 ; AVX2-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
2783 ; AVX2-NEXT: vzeroupper
2784 ; AVX2-NEXT: retq
2785 ;
2786 ; AVX512F-LABEL: uitofp_4i64_to_4f32:
2787 ; AVX512F: # %bb.0:
2788 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
2789 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm1, %xmm1
2790 ; AVX512F-NEXT: vmovq %xmm0, %rax
2791 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm2
2792 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0],xmm1[0],xmm2[2,3]
2793 ; AVX512F-NEXT: vextracti128 $1, %ymm0, %xmm0
2794 ; AVX512F-NEXT: vmovq %xmm0, %rax
2795 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm2
2796 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
2797 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
2798 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm0
2799 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
2800 ; AVX512F-NEXT: vzeroupper
2801 ; AVX512F-NEXT: retq
2802 ;
2803 ; AVX512VL-LABEL: uitofp_4i64_to_4f32:
2804 ; AVX512VL: # %bb.0:
2805 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
2806 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm1, %xmm1
2807 ; AVX512VL-NEXT: vmovq %xmm0, %rax
2808 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm2
2809 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0],xmm1[0],xmm2[2,3]
2810 ; AVX512VL-NEXT: vextracti128 $1, %ymm0, %xmm0
2811 ; AVX512VL-NEXT: vmovq %xmm0, %rax
2812 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm2
2813 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
2814 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
2815 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm0
2816 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
2817 ; AVX512VL-NEXT: vzeroupper
2818 ; AVX512VL-NEXT: retq
2819 ;
2820 ; AVX512DQ-LABEL: uitofp_4i64_to_4f32:
2821 ; AVX512DQ: # %bb.0:
2822 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 def $zmm0
2823 ; AVX512DQ-NEXT: vcvtuqq2ps %zmm0, %ymm0
2824 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
2825 ; AVX512DQ-NEXT: vzeroupper
2826 ; AVX512DQ-NEXT: retq
2827 ;
2828 ; AVX512VLDQ-LABEL: uitofp_4i64_to_4f32:
2829 ; AVX512VLDQ: # %bb.0:
2830 ; AVX512VLDQ-NEXT: vcvtuqq2ps %ymm0, %xmm0
2831 ; AVX512VLDQ-NEXT: vzeroupper
2832 ; AVX512VLDQ-NEXT: retq
2833 %cvt = uitofp <4 x i64> %a to <4 x float>
2834 ret <4 x float> %cvt
2835 }
2837 define <8 x float> @uitofp_8i32_to_8f32(<8 x i32> %a) {
2838 ; SSE2-LABEL: uitofp_8i32_to_8f32:
2839 ; SSE2: # %bb.0:
2840 ; SSE2-NEXT: movdqa {{.*#+}} xmm2 = [65535,65535,65535,65535]
2841 ; SSE2-NEXT: movdqa %xmm0, %xmm3
2842 ; SSE2-NEXT: pand %xmm2, %xmm3
2843 ; SSE2-NEXT: movdqa {{.*#+}} xmm4 = [1258291200,1258291200,1258291200,1258291200]
2844 ; SSE2-NEXT: por %xmm4, %xmm3
2845 ; SSE2-NEXT: psrld $16, %xmm0
2846 ; SSE2-NEXT: movdqa {{.*#+}} xmm5 = [1392508928,1392508928,1392508928,1392508928]
2847 ; SSE2-NEXT: por %xmm5, %xmm0
2848 ; SSE2-NEXT: movaps {{.*#+}} xmm6 = [-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11]
2849 ; SSE2-NEXT: addps %xmm6, %xmm0
2850 ; SSE2-NEXT: addps %xmm3, %xmm0
2851 ; SSE2-NEXT: pand %xmm1, %xmm2
2852 ; SSE2-NEXT: por %xmm4, %xmm2
2853 ; SSE2-NEXT: psrld $16, %xmm1
2854 ; SSE2-NEXT: por %xmm5, %xmm1
2855 ; SSE2-NEXT: addps %xmm6, %xmm1
2856 ; SSE2-NEXT: addps %xmm2, %xmm1
2857 ; SSE2-NEXT: retq
2858 ;
2859 ; SSE41-LABEL: uitofp_8i32_to_8f32:
2860 ; SSE41: # %bb.0:
2861 ; SSE41-NEXT: movdqa {{.*#+}} xmm2 = [1258291200,1258291200,1258291200,1258291200]
2862 ; SSE41-NEXT: movdqa %xmm0, %xmm3
2863 ; SSE41-NEXT: pblendw {{.*#+}} xmm3 = xmm3[0],xmm2[1],xmm3[2],xmm2[3],xmm3[4],xmm2[5],xmm3[6],xmm2[7]
2864 ; SSE41-NEXT: psrld $16, %xmm0
2865 ; SSE41-NEXT: movdqa {{.*#+}} xmm4 = [1392508928,1392508928,1392508928,1392508928]
2866 ; SSE41-NEXT: pblendw {{.*#+}} xmm0 = xmm0[0],xmm4[1],xmm0[2],xmm4[3],xmm0[4],xmm4[5],xmm0[6],xmm4[7]
2867 ; SSE41-NEXT: movaps {{.*#+}} xmm5 = [-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11]
2868 ; SSE41-NEXT: addps %xmm5, %xmm0
2869 ; SSE41-NEXT: addps %xmm3, %xmm0
2870 ; SSE41-NEXT: pblendw {{.*#+}} xmm2 = xmm1[0],xmm2[1],xmm1[2],xmm2[3],xmm1[4],xmm2[5],xmm1[6],xmm2[7]
2871 ; SSE41-NEXT: psrld $16, %xmm1
2872 ; SSE41-NEXT: pblendw {{.*#+}} xmm1 = xmm1[0],xmm4[1],xmm1[2],xmm4[3],xmm1[4],xmm4[5],xmm1[6],xmm4[7]
2873 ; SSE41-NEXT: addps %xmm5, %xmm1
2874 ; SSE41-NEXT: addps %xmm2, %xmm1
2875 ; SSE41-NEXT: retq
2876 ;
2877 ; AVX1-LABEL: uitofp_8i32_to_8f32:
2878 ; AVX1: # %bb.0:
2879 ; AVX1-NEXT: vpsrld $16, %xmm0, %xmm1
2880 ; AVX1-NEXT: vextractf128 $1, %ymm0, %xmm2
2881 ; AVX1-NEXT: vpsrld $16, %xmm2, %xmm2
2882 ; AVX1-NEXT: vinsertf128 $1, %xmm2, %ymm1, %ymm1
2883 ; AVX1-NEXT: vcvtdq2ps %ymm1, %ymm1
2884 ; AVX1-NEXT: vmulps {{.*}}(%rip), %ymm1, %ymm1
2885 ; AVX1-NEXT: vandps {{.*}}(%rip), %ymm0, %ymm0
2886 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
2887 ; AVX1-NEXT: vaddps %ymm0, %ymm1, %ymm0
2888 ; AVX1-NEXT: retq
2889 ;
2890 ; AVX2-LABEL: uitofp_8i32_to_8f32:
2891 ; AVX2: # %bb.0:
2892 ; AVX2-NEXT: vpbroadcastd {{.*#+}} ymm1 = [1258291200,1258291200,1258291200,1258291200,1258291200,1258291200,1258291200,1258291200]
2893 ; AVX2-NEXT: vpblendw {{.*#+}} ymm1 = ymm0[0],ymm1[1],ymm0[2],ymm1[3],ymm0[4],ymm1[5],ymm0[6],ymm1[7],ymm0[8],ymm1[9],ymm0[10],ymm1[11],ymm0[12],ymm1[13],ymm0[14],ymm1[15]
2894 ; AVX2-NEXT: vpsrld $16, %ymm0, %ymm0
2895 ; AVX2-NEXT: vpbroadcastd {{.*#+}} ymm2 = [1392508928,1392508928,1392508928,1392508928,1392508928,1392508928,1392508928,1392508928]
2896 ; AVX2-NEXT: vpblendw {{.*#+}} ymm0 = ymm0[0],ymm2[1],ymm0[2],ymm2[3],ymm0[4],ymm2[5],ymm0[6],ymm2[7],ymm0[8],ymm2[9],ymm0[10],ymm2[11],ymm0[12],ymm2[13],ymm0[14],ymm2[15]
2897 ; AVX2-NEXT: vbroadcastss {{.*#+}} ymm2 = [-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11]
2898 ; AVX2-NEXT: vaddps %ymm2, %ymm0, %ymm0
2899 ; AVX2-NEXT: vaddps %ymm0, %ymm1, %ymm0
2900 ; AVX2-NEXT: retq
2901 ;
2902 ; AVX512F-LABEL: uitofp_8i32_to_8f32:
2903 ; AVX512F: # %bb.0:
2904 ; AVX512F-NEXT: # kill: def $ymm0 killed $ymm0 def $zmm0
2905 ; AVX512F-NEXT: vcvtudq2ps %zmm0, %zmm0
2906 ; AVX512F-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
2907 ; AVX512F-NEXT: retq
2908 ;
2909 ; AVX512VL-LABEL: uitofp_8i32_to_8f32:
2910 ; AVX512VL: # %bb.0:
2911 ; AVX512VL-NEXT: vcvtudq2ps %ymm0, %ymm0
2912 ; AVX512VL-NEXT: retq
2913 ;
2914 ; AVX512DQ-LABEL: uitofp_8i32_to_8f32:
2915 ; AVX512DQ: # %bb.0:
2916 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 def $zmm0
2917 ; AVX512DQ-NEXT: vcvtudq2ps %zmm0, %zmm0
2918 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
2919 ; AVX512DQ-NEXT: retq
2920 ;
2921 ; AVX512VLDQ-LABEL: uitofp_8i32_to_8f32:
2922 ; AVX512VLDQ: # %bb.0:
2923 ; AVX512VLDQ-NEXT: vcvtudq2ps %ymm0, %ymm0
2924 ; AVX512VLDQ-NEXT: retq
2925 %cvt = uitofp <8 x i32> %a to <8 x float>
2926 ret <8 x float> %cvt
2927 }
2929 define <8 x float> @uitofp_8i16_to_8f32(<8 x i16> %a) {
2930 ; SSE2-LABEL: uitofp_8i16_to_8f32:
2931 ; SSE2: # %bb.0:
2932 ; SSE2-NEXT: pxor %xmm1, %xmm1
2933 ; SSE2-NEXT: movdqa %xmm0, %xmm2
2934 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1],xmm2[2],xmm1[2],xmm2[3],xmm1[3]
2935 ; SSE2-NEXT: cvtdq2ps %xmm2, %xmm2
2936 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm0 = xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
2937 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm1
2938 ; SSE2-NEXT: movaps %xmm2, %xmm0
2939 ; SSE2-NEXT: retq
2940 ;
2941 ; SSE41-LABEL: uitofp_8i16_to_8f32:
2942 ; SSE41: # %bb.0:
2943 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm1 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
2944 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm2
2945 ; SSE41-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
2946 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
2947 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm1
2948 ; SSE41-NEXT: movaps %xmm2, %xmm0
2949 ; SSE41-NEXT: retq
2950 ;
2951 ; AVX1-LABEL: uitofp_8i16_to_8f32:
2952 ; AVX1: # %bb.0:
2953 ; AVX1-NEXT: vpxor %xmm1, %xmm1, %xmm1
2954 ; AVX1-NEXT: vpunpckhwd {{.*#+}} xmm1 = xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
2955 ; AVX1-NEXT: vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
2956 ; AVX1-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
2957 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
2958 ; AVX1-NEXT: retq
2959 ;
2960 ; AVX2-LABEL: uitofp_8i16_to_8f32:
2961 ; AVX2: # %bb.0:
2962 ; AVX2-NEXT: vpmovzxwd {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero,xmm0[4],zero,xmm0[5],zero,xmm0[6],zero,xmm0[7],zero
2963 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
2964 ; AVX2-NEXT: retq
2965 ;
2966 ; AVX512-LABEL: uitofp_8i16_to_8f32:
2967 ; AVX512: # %bb.0:
2968 ; AVX512-NEXT: vpmovzxwd {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero,xmm0[4],zero,xmm0[5],zero,xmm0[6],zero,xmm0[7],zero
2969 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
2970 ; AVX512-NEXT: retq
2971 %cvt = uitofp <8 x i16> %a to <8 x float>
2972 ret <8 x float> %cvt
2973 }
2975 define <8 x float> @uitofp_8i8_to_8f32(<16 x i8> %a) {
2976 ; SSE2-LABEL: uitofp_8i8_to_8f32:
2977 ; SSE2: # %bb.0:
2978 ; SSE2-NEXT: pxor %xmm1, %xmm1
2979 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
2980 ; SSE2-NEXT: movdqa %xmm0, %xmm2
2981 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1],xmm2[2],xmm1[2],xmm2[3],xmm1[3]
2982 ; SSE2-NEXT: cvtdq2ps %xmm2, %xmm2
2983 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm0 = xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
2984 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm1
2985 ; SSE2-NEXT: movaps %xmm2, %xmm0
2986 ; SSE2-NEXT: retq
2987 ;
2988 ; SSE41-LABEL: uitofp_8i8_to_8f32:
2989 ; SSE41: # %bb.0:
2990 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm1 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
2991 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm2
2992 ; SSE41-NEXT: pshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
2993 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
2994 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm1
2995 ; SSE41-NEXT: movaps %xmm2, %xmm0
2996 ; SSE41-NEXT: retq
2997 ;
2998 ; AVX1-LABEL: uitofp_8i8_to_8f32:
2999 ; AVX1: # %bb.0:
3000 ; AVX1-NEXT: vpmovzxbd {{.*#+}} xmm1 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
3001 ; AVX1-NEXT: vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
3002 ; AVX1-NEXT: vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
3003 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
3004 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
3005 ; AVX1-NEXT: retq
3006 ;
3007 ; AVX2-LABEL: uitofp_8i8_to_8f32:
3008 ; AVX2: # %bb.0:
3009 ; AVX2-NEXT: vpmovzxbd {{.*#+}} ymm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero,xmm0[4],zero,zero,zero,xmm0[5],zero,zero,zero,xmm0[6],zero,zero,zero,xmm0[7],zero,zero,zero
3010 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
3011 ; AVX2-NEXT: retq
3012 ;
3013 ; AVX512-LABEL: uitofp_8i8_to_8f32:
3014 ; AVX512: # %bb.0:
3015 ; AVX512-NEXT: vpmovzxbd {{.*#+}} ymm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero,xmm0[4],zero,zero,zero,xmm0[5],zero,zero,zero,xmm0[6],zero,zero,zero,xmm0[7],zero,zero,zero
3016 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
3017 ; AVX512-NEXT: retq
3018 %shuf = shufflevector <16 x i8> %a, <16 x i8> undef, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
3019 %cvt = uitofp <8 x i8> %shuf to <8 x float>
3020 ret <8 x float> %cvt
3021 }
3023 define <8 x float> @uitofp_16i8_to_8f32(<16 x i8> %a) {
3024 ; SSE2-LABEL: uitofp_16i8_to_8f32:
3025 ; SSE2: # %bb.0:
3026 ; SSE2-NEXT: pxor %xmm1, %xmm1
3027 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
3028 ; SSE2-NEXT: movdqa %xmm0, %xmm2
3029 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm2 = xmm2[0],xmm1[0],xmm2[1],xmm1[1],xmm2[2],xmm1[2],xmm2[3],xmm1[3]
3030 ; SSE2-NEXT: cvtdq2ps %xmm2, %xmm2
3031 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm0 = xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
3032 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm1
3033 ; SSE2-NEXT: movaps %xmm2, %xmm0
3034 ; SSE2-NEXT: retq
3035 ;
3036 ; SSE41-LABEL: uitofp_16i8_to_8f32:
3037 ; SSE41: # %bb.0:
3038 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm1 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
3039 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm2
3040 ; SSE41-NEXT: pshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
3041 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
3042 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm1
3043 ; SSE41-NEXT: movaps %xmm2, %xmm0
3044 ; SSE41-NEXT: retq
3045 ;
3046 ; AVX1-LABEL: uitofp_16i8_to_8f32:
3047 ; AVX1: # %bb.0:
3048 ; AVX1-NEXT: vpmovzxbd {{.*#+}} xmm1 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
3049 ; AVX1-NEXT: vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,3]
3050 ; AVX1-NEXT: vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
3051 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
3052 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
3053 ; AVX1-NEXT: retq
3054 ;
3055 ; AVX2-LABEL: uitofp_16i8_to_8f32:
3056 ; AVX2: # %bb.0:
3057 ; AVX2-NEXT: vpmovzxbd {{.*#+}} ymm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero,xmm0[4],zero,zero,zero,xmm0[5],zero,zero,zero,xmm0[6],zero,zero,zero,xmm0[7],zero,zero,zero
3058 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
3059 ; AVX2-NEXT: retq
3060 ;
3061 ; AVX512-LABEL: uitofp_16i8_to_8f32:
3062 ; AVX512: # %bb.0:
3063 ; AVX512-NEXT: vpmovzxbd {{.*#+}} zmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero,xmm0[4],zero,zero,zero,xmm0[5],zero,zero,zero,xmm0[6],zero,zero,zero,xmm0[7],zero,zero,zero,xmm0[8],zero,zero,zero,xmm0[9],zero,zero,zero,xmm0[10],zero,zero,zero,xmm0[11],zero,zero,zero,xmm0[12],zero,zero,zero,xmm0[13],zero,zero,zero,xmm0[14],zero,zero,zero,xmm0[15],zero,zero,zero
3064 ; AVX512-NEXT: vcvtdq2ps %zmm0, %zmm0
3065 ; AVX512-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
3066 ; AVX512-NEXT: retq
3067 %cvt = uitofp <16 x i8> %a to <16 x float>
3068 %shuf = shufflevector <16 x float> %cvt, <16 x float> undef, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
3069 ret <8 x float> %shuf
3070 }
3072 ;
3073 ; Load Signed Integer to Double
3074 ;
3076 define <2 x double> @sitofp_load_2i64_to_2f64(<2 x i64> *%a) {
3077 ; SSE2-LABEL: sitofp_load_2i64_to_2f64:
3078 ; SSE2: # %bb.0:
3079 ; SSE2-NEXT: movdqa (%rdi), %xmm1
3080 ; SSE2-NEXT: movq %xmm1, %rax
3081 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm0
3082 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3083 ; SSE2-NEXT: movq %xmm1, %rax
3084 ; SSE2-NEXT: xorps %xmm1, %xmm1
3085 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm1
3086 ; SSE2-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
3087 ; SSE2-NEXT: retq
3088 ;
3089 ; SSE41-LABEL: sitofp_load_2i64_to_2f64:
3090 ; SSE41: # %bb.0:
3091 ; SSE41-NEXT: movdqa (%rdi), %xmm0
3092 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
3093 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm1
3094 ; SSE41-NEXT: movq %xmm0, %rax
3095 ; SSE41-NEXT: xorps %xmm0, %xmm0
3096 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm0
3097 ; SSE41-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
3098 ; SSE41-NEXT: retq
3099 ;
3100 ; VEX-LABEL: sitofp_load_2i64_to_2f64:
3101 ; VEX: # %bb.0:
3102 ; VEX-NEXT: vmovdqa (%rdi), %xmm0
3103 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
3104 ; VEX-NEXT: vcvtsi2sdq %rax, %xmm1, %xmm1
3105 ; VEX-NEXT: vmovq %xmm0, %rax
3106 ; VEX-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm0
3107 ; VEX-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
3108 ; VEX-NEXT: retq
3109 ;
3110 ; AVX512F-LABEL: sitofp_load_2i64_to_2f64:
3111 ; AVX512F: # %bb.0:
3112 ; AVX512F-NEXT: vmovdqa (%rdi), %xmm0
3113 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
3114 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm1, %xmm1
3115 ; AVX512F-NEXT: vmovq %xmm0, %rax
3116 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm0
3117 ; AVX512F-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
3118 ; AVX512F-NEXT: retq
3119 ;
3120 ; AVX512VL-LABEL: sitofp_load_2i64_to_2f64:
3121 ; AVX512VL: # %bb.0:
3122 ; AVX512VL-NEXT: vmovdqa (%rdi), %xmm0
3123 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
3124 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm1, %xmm1
3125 ; AVX512VL-NEXT: vmovq %xmm0, %rax
3126 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm0
3127 ; AVX512VL-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
3128 ; AVX512VL-NEXT: retq
3129 ;
3130 ; AVX512DQ-LABEL: sitofp_load_2i64_to_2f64:
3131 ; AVX512DQ: # %bb.0:
3132 ; AVX512DQ-NEXT: vmovaps (%rdi), %xmm0
3133 ; AVX512DQ-NEXT: vcvtqq2pd %zmm0, %zmm0
3134 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
3135 ; AVX512DQ-NEXT: vzeroupper
3136 ; AVX512DQ-NEXT: retq
3137 ;
3138 ; AVX512VLDQ-LABEL: sitofp_load_2i64_to_2f64:
3139 ; AVX512VLDQ: # %bb.0:
3140 ; AVX512VLDQ-NEXT: vcvtqq2pd (%rdi), %xmm0
3141 ; AVX512VLDQ-NEXT: retq
3142 %ld = load <2 x i64>, <2 x i64> *%a
3143 %cvt = sitofp <2 x i64> %ld to <2 x double>
3144 ret <2 x double> %cvt
3145 }
3147 define <2 x double> @sitofp_load_2i32_to_2f64(<2 x i32> *%a) {
3148 ; SSE-LABEL: sitofp_load_2i32_to_2f64:
3149 ; SSE: # %bb.0:
3150 ; SSE-NEXT: cvtdq2pd (%rdi), %xmm0
3151 ; SSE-NEXT: retq
3152 ;
3153 ; AVX-LABEL: sitofp_load_2i32_to_2f64:
3154 ; AVX: # %bb.0:
3155 ; AVX-NEXT: vcvtdq2pd (%rdi), %xmm0
3156 ; AVX-NEXT: retq
3157 %ld = load <2 x i32>, <2 x i32> *%a
3158 %cvt = sitofp <2 x i32> %ld to <2 x double>
3159 ret <2 x double> %cvt
3160 }
3162 define <2 x double> @sitofp_load_2i16_to_2f64(<2 x i16> *%a) {
3163 ; SSE2-LABEL: sitofp_load_2i16_to_2f64:
3164 ; SSE2: # %bb.0:
3165 ; SSE2-NEXT: movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
3166 ; SSE2-NEXT: pshuflw {{.*#+}} xmm0 = xmm0[0,0,2,1,4,5,6,7]
3167 ; SSE2-NEXT: psrad $16, %xmm0
3168 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
3169 ; SSE2-NEXT: retq
3170 ;
3171 ; SSE41-LABEL: sitofp_load_2i16_to_2f64:
3172 ; SSE41: # %bb.0:
3173 ; SSE41-NEXT: movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
3174 ; SSE41-NEXT: pmovsxwd %xmm0, %xmm0
3175 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
3176 ; SSE41-NEXT: retq
3177 ;
3178 ; AVX-LABEL: sitofp_load_2i16_to_2f64:
3179 ; AVX: # %bb.0:
3180 ; AVX-NEXT: vmovd {{.*#+}} xmm0 = mem[0],zero,zero,zero
3181 ; AVX-NEXT: vpmovsxwd %xmm0, %xmm0
3182 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
3183 ; AVX-NEXT: retq
3184 %ld = load <2 x i16>, <2 x i16> *%a
3185 %cvt = sitofp <2 x i16> %ld to <2 x double>
3186 ret <2 x double> %cvt
3187 }
3189 define <2 x double> @sitofp_load_2i8_to_2f64(<2 x i8> *%a) {
3190 ; SSE2-LABEL: sitofp_load_2i8_to_2f64:
3191 ; SSE2: # %bb.0:
3192 ; SSE2-NEXT: movzwl (%rdi), %eax
3193 ; SSE2-NEXT: movd %eax, %xmm0
3194 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
3195 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
3196 ; SSE2-NEXT: psrad $24, %xmm0
3197 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
3198 ; SSE2-NEXT: retq
3199 ;
3200 ; SSE41-LABEL: sitofp_load_2i8_to_2f64:
3201 ; SSE41: # %bb.0:
3202 ; SSE41-NEXT: movzwl (%rdi), %eax
3203 ; SSE41-NEXT: movd %eax, %xmm0
3204 ; SSE41-NEXT: pmovsxbd %xmm0, %xmm0
3205 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
3206 ; SSE41-NEXT: retq
3207 ;
3208 ; AVX-LABEL: sitofp_load_2i8_to_2f64:
3209 ; AVX: # %bb.0:
3210 ; AVX-NEXT: movzwl (%rdi), %eax
3211 ; AVX-NEXT: vmovd %eax, %xmm0
3212 ; AVX-NEXT: vpmovsxbd %xmm0, %xmm0
3213 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
3214 ; AVX-NEXT: retq
3215 %ld = load <2 x i8>, <2 x i8> *%a
3216 %cvt = sitofp <2 x i8> %ld to <2 x double>
3217 ret <2 x double> %cvt
3218 }
3220 define <4 x double> @sitofp_load_4i64_to_4f64(<4 x i64> *%a) {
3221 ; SSE2-LABEL: sitofp_load_4i64_to_4f64:
3222 ; SSE2: # %bb.0:
3223 ; SSE2-NEXT: movdqa (%rdi), %xmm1
3224 ; SSE2-NEXT: movdqa 16(%rdi), %xmm2
3225 ; SSE2-NEXT: movq %xmm1, %rax
3226 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm0
3227 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3228 ; SSE2-NEXT: movq %xmm1, %rax
3229 ; SSE2-NEXT: xorps %xmm1, %xmm1
3230 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm1
3231 ; SSE2-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
3232 ; SSE2-NEXT: movq %xmm2, %rax
3233 ; SSE2-NEXT: xorps %xmm1, %xmm1
3234 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm1
3235 ; SSE2-NEXT: pshufd {{.*#+}} xmm2 = xmm2[2,3,0,1]
3236 ; SSE2-NEXT: movq %xmm2, %rax
3237 ; SSE2-NEXT: xorps %xmm2, %xmm2
3238 ; SSE2-NEXT: cvtsi2sdq %rax, %xmm2
3239 ; SSE2-NEXT: movlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
3240 ; SSE2-NEXT: retq
3241 ;
3242 ; SSE41-LABEL: sitofp_load_4i64_to_4f64:
3243 ; SSE41: # %bb.0:
3244 ; SSE41-NEXT: movdqa (%rdi), %xmm0
3245 ; SSE41-NEXT: movdqa 16(%rdi), %xmm1
3246 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
3247 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm2
3248 ; SSE41-NEXT: movq %xmm0, %rax
3249 ; SSE41-NEXT: xorps %xmm0, %xmm0
3250 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm0
3251 ; SSE41-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
3252 ; SSE41-NEXT: pextrq $1, %xmm1, %rax
3253 ; SSE41-NEXT: xorps %xmm2, %xmm2
3254 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm2
3255 ; SSE41-NEXT: movq %xmm1, %rax
3256 ; SSE41-NEXT: xorps %xmm1, %xmm1
3257 ; SSE41-NEXT: cvtsi2sdq %rax, %xmm1
3258 ; SSE41-NEXT: movlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
3259 ; SSE41-NEXT: retq
3260 ;
3261 ; VEX-LABEL: sitofp_load_4i64_to_4f64:
3262 ; VEX: # %bb.0:
3263 ; VEX-NEXT: vmovdqa (%rdi), %xmm0
3264 ; VEX-NEXT: vmovdqa 16(%rdi), %xmm1
3265 ; VEX-NEXT: vpextrq $1, %xmm1, %rax
3266 ; VEX-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm2
3267 ; VEX-NEXT: vmovq %xmm1, %rax
3268 ; VEX-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm1
3269 ; VEX-NEXT: vmovlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
3270 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
3271 ; VEX-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm2
3272 ; VEX-NEXT: vmovq %xmm0, %rax
3273 ; VEX-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm0
3274 ; VEX-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
3275 ; VEX-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
3276 ; VEX-NEXT: retq
3277 ;
3278 ; AVX512F-LABEL: sitofp_load_4i64_to_4f64:
3279 ; AVX512F: # %bb.0:
3280 ; AVX512F-NEXT: vmovdqa (%rdi), %xmm0
3281 ; AVX512F-NEXT: vmovdqa 16(%rdi), %xmm1
3282 ; AVX512F-NEXT: vpextrq $1, %xmm1, %rax
3283 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm2
3284 ; AVX512F-NEXT: vmovq %xmm1, %rax
3285 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm1
3286 ; AVX512F-NEXT: vmovlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
3287 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
3288 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm2
3289 ; AVX512F-NEXT: vmovq %xmm0, %rax
3290 ; AVX512F-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm0
3291 ; AVX512F-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
3292 ; AVX512F-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
3293 ; AVX512F-NEXT: retq
3294 ;
3295 ; AVX512VL-LABEL: sitofp_load_4i64_to_4f64:
3296 ; AVX512VL: # %bb.0:
3297 ; AVX512VL-NEXT: vmovdqa (%rdi), %xmm0
3298 ; AVX512VL-NEXT: vmovdqa 16(%rdi), %xmm1
3299 ; AVX512VL-NEXT: vpextrq $1, %xmm1, %rax
3300 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm2, %xmm2
3301 ; AVX512VL-NEXT: vmovq %xmm1, %rax
3302 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm1
3303 ; AVX512VL-NEXT: vmovlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
3304 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
3305 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm2
3306 ; AVX512VL-NEXT: vmovq %xmm0, %rax
3307 ; AVX512VL-NEXT: vcvtsi2sdq %rax, %xmm3, %xmm0
3308 ; AVX512VL-NEXT: vmovlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
3309 ; AVX512VL-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
3310 ; AVX512VL-NEXT: retq
3311 ;
3312 ; AVX512DQ-LABEL: sitofp_load_4i64_to_4f64:
3313 ; AVX512DQ: # %bb.0:
3314 ; AVX512DQ-NEXT: vmovaps (%rdi), %ymm0
3315 ; AVX512DQ-NEXT: vcvtqq2pd %zmm0, %zmm0
3316 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
3317 ; AVX512DQ-NEXT: retq
3318 ;
3319 ; AVX512VLDQ-LABEL: sitofp_load_4i64_to_4f64:
3320 ; AVX512VLDQ: # %bb.0:
3321 ; AVX512VLDQ-NEXT: vcvtqq2pd (%rdi), %ymm0
3322 ; AVX512VLDQ-NEXT: retq
3323 %ld = load <4 x i64>, <4 x i64> *%a
3324 %cvt = sitofp <4 x i64> %ld to <4 x double>
3325 ret <4 x double> %cvt
3326 }
3328 define <4 x double> @sitofp_load_4i32_to_4f64(<4 x i32> *%a) {
3329 ; SSE-LABEL: sitofp_load_4i32_to_4f64:
3330 ; SSE: # %bb.0:
3331 ; SSE-NEXT: movdqa (%rdi), %xmm1
3332 ; SSE-NEXT: cvtdq2pd %xmm1, %xmm0
3333 ; SSE-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3334 ; SSE-NEXT: cvtdq2pd %xmm1, %xmm1
3335 ; SSE-NEXT: retq
3336 ;
3337 ; AVX-LABEL: sitofp_load_4i32_to_4f64:
3338 ; AVX: # %bb.0:
3339 ; AVX-NEXT: vcvtdq2pd (%rdi), %ymm0
3340 ; AVX-NEXT: retq
3341 %ld = load <4 x i32>, <4 x i32> *%a
3342 %cvt = sitofp <4 x i32> %ld to <4 x double>
3343 ret <4 x double> %cvt
3344 }
3346 define <4 x double> @sitofp_load_4i16_to_4f64(<4 x i16> *%a) {
3347 ; SSE2-LABEL: sitofp_load_4i16_to_4f64:
3348 ; SSE2: # %bb.0:
3349 ; SSE2-NEXT: movq {{.*#+}} xmm0 = mem[0],zero
3350 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
3351 ; SSE2-NEXT: psrad $16, %xmm1
3352 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm0
3353 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3354 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
3355 ; SSE2-NEXT: retq
3356 ;
3357 ; SSE41-LABEL: sitofp_load_4i16_to_4f64:
3358 ; SSE41: # %bb.0:
3359 ; SSE41-NEXT: pmovsxwd (%rdi), %xmm1
3360 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
3361 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3362 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
3363 ; SSE41-NEXT: retq
3364 ;
3365 ; AVX-LABEL: sitofp_load_4i16_to_4f64:
3366 ; AVX: # %bb.0:
3367 ; AVX-NEXT: vpmovsxwd (%rdi), %xmm0
3368 ; AVX-NEXT: vcvtdq2pd %xmm0, %ymm0
3369 ; AVX-NEXT: retq
3370 %ld = load <4 x i16>, <4 x i16> *%a
3371 %cvt = sitofp <4 x i16> %ld to <4 x double>
3372 ret <4 x double> %cvt
3373 }
3375 define <4 x double> @sitofp_load_4i8_to_4f64(<4 x i8> *%a) {
3376 ; SSE2-LABEL: sitofp_load_4i8_to_4f64:
3377 ; SSE2: # %bb.0:
3378 ; SSE2-NEXT: movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
3379 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
3380 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
3381 ; SSE2-NEXT: psrad $24, %xmm1
3382 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm0
3383 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3384 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
3385 ; SSE2-NEXT: retq
3386 ;
3387 ; SSE41-LABEL: sitofp_load_4i8_to_4f64:
3388 ; SSE41: # %bb.0:
3389 ; SSE41-NEXT: pmovsxbd (%rdi), %xmm1
3390 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
3391 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3392 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
3393 ; SSE41-NEXT: retq
3394 ;
3395 ; AVX-LABEL: sitofp_load_4i8_to_4f64:
3396 ; AVX: # %bb.0:
3397 ; AVX-NEXT: vpmovsxbd (%rdi), %xmm0
3398 ; AVX-NEXT: vcvtdq2pd %xmm0, %ymm0
3399 ; AVX-NEXT: retq
3400 %ld = load <4 x i8>, <4 x i8> *%a
3401 %cvt = sitofp <4 x i8> %ld to <4 x double>
3402 ret <4 x double> %cvt
3403 }
3405 ;
3406 ; Load Unsigned Integer to Double
3407 ;
3409 define <2 x double> @uitofp_load_2i64_to_2f64(<2 x i64> *%a) {
3410 ; SSE2-LABEL: uitofp_load_2i64_to_2f64:
3411 ; SSE2: # %bb.0:
3412 ; SSE2-NEXT: movdqa (%rdi), %xmm0
3413 ; SSE2-NEXT: movdqa {{.*#+}} xmm1 = [4294967295,4294967295]
3414 ; SSE2-NEXT: pand %xmm0, %xmm1
3415 ; SSE2-NEXT: por {{.*}}(%rip), %xmm1
3416 ; SSE2-NEXT: psrlq $32, %xmm0
3417 ; SSE2-NEXT: por {{.*}}(%rip), %xmm0
3418 ; SSE2-NEXT: subpd {{.*}}(%rip), %xmm0
3419 ; SSE2-NEXT: addpd %xmm1, %xmm0
3420 ; SSE2-NEXT: retq
3421 ;
3422 ; SSE41-LABEL: uitofp_load_2i64_to_2f64:
3423 ; SSE41: # %bb.0:
3424 ; SSE41-NEXT: movdqa (%rdi), %xmm0
3425 ; SSE41-NEXT: pxor %xmm1, %xmm1
3426 ; SSE41-NEXT: pblendw {{.*#+}} xmm1 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
3427 ; SSE41-NEXT: por {{.*}}(%rip), %xmm1
3428 ; SSE41-NEXT: psrlq $32, %xmm0
3429 ; SSE41-NEXT: por {{.*}}(%rip), %xmm0
3430 ; SSE41-NEXT: subpd {{.*}}(%rip), %xmm0
3431 ; SSE41-NEXT: addpd %xmm1, %xmm0
3432 ; SSE41-NEXT: retq
3433 ;
3434 ; AVX1-LABEL: uitofp_load_2i64_to_2f64:
3435 ; AVX1: # %bb.0:
3436 ; AVX1-NEXT: vmovdqa (%rdi), %xmm0
3437 ; AVX1-NEXT: vpxor %xmm1, %xmm1, %xmm1
3438 ; AVX1-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
3439 ; AVX1-NEXT: vpor {{.*}}(%rip), %xmm1, %xmm1
3440 ; AVX1-NEXT: vpsrlq $32, %xmm0, %xmm0
3441 ; AVX1-NEXT: vpor {{.*}}(%rip), %xmm0, %xmm0
3442 ; AVX1-NEXT: vsubpd {{.*}}(%rip), %xmm0, %xmm0
3443 ; AVX1-NEXT: vaddpd %xmm0, %xmm1, %xmm0
3444 ; AVX1-NEXT: retq
3445 ;
3446 ; AVX2-LABEL: uitofp_load_2i64_to_2f64:
3447 ; AVX2: # %bb.0:
3448 ; AVX2-NEXT: vmovdqa (%rdi), %xmm0
3449 ; AVX2-NEXT: vpxor %xmm1, %xmm1, %xmm1
3450 ; AVX2-NEXT: vpblendd {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
3451 ; AVX2-NEXT: vpor {{.*}}(%rip), %xmm1, %xmm1
3452 ; AVX2-NEXT: vpsrlq $32, %xmm0, %xmm0
3453 ; AVX2-NEXT: vpor {{.*}}(%rip), %xmm0, %xmm0
3454 ; AVX2-NEXT: vsubpd {{.*}}(%rip), %xmm0, %xmm0
3455 ; AVX2-NEXT: vaddpd %xmm0, %xmm1, %xmm0
3456 ; AVX2-NEXT: retq
3457 ;
3458 ; AVX512F-LABEL: uitofp_load_2i64_to_2f64:
3459 ; AVX512F: # %bb.0:
3460 ; AVX512F-NEXT: vmovdqa (%rdi), %xmm0
3461 ; AVX512F-NEXT: vpxor %xmm1, %xmm1, %xmm1
3462 ; AVX512F-NEXT: vpblendd {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
3463 ; AVX512F-NEXT: vpor {{.*}}(%rip), %xmm1, %xmm1
3464 ; AVX512F-NEXT: vpsrlq $32, %xmm0, %xmm0
3465 ; AVX512F-NEXT: vpor {{.*}}(%rip), %xmm0, %xmm0
3466 ; AVX512F-NEXT: vsubpd {{.*}}(%rip), %xmm0, %xmm0
3467 ; AVX512F-NEXT: vaddpd %xmm0, %xmm1, %xmm0
3468 ; AVX512F-NEXT: retq
3469 ;
3470 ; AVX512VL-LABEL: uitofp_load_2i64_to_2f64:
3471 ; AVX512VL: # %bb.0:
3472 ; AVX512VL-NEXT: vmovdqa (%rdi), %xmm0
3473 ; AVX512VL-NEXT: vpand {{.*}}(%rip), %xmm0, %xmm1
3474 ; AVX512VL-NEXT: vpor {{.*}}(%rip), %xmm1, %xmm1
3475 ; AVX512VL-NEXT: vpsrlq $32, %xmm0, %xmm0
3476 ; AVX512VL-NEXT: vpor {{.*}}(%rip), %xmm0, %xmm0
3477 ; AVX512VL-NEXT: vsubpd {{.*}}(%rip), %xmm0, %xmm0
3478 ; AVX512VL-NEXT: vaddpd %xmm0, %xmm1, %xmm0
3479 ; AVX512VL-NEXT: retq
3480 ;
3481 ; AVX512DQ-LABEL: uitofp_load_2i64_to_2f64:
3482 ; AVX512DQ: # %bb.0:
3483 ; AVX512DQ-NEXT: vmovaps (%rdi), %xmm0
3484 ; AVX512DQ-NEXT: vcvtuqq2pd %zmm0, %zmm0
3485 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
3486 ; AVX512DQ-NEXT: vzeroupper
3487 ; AVX512DQ-NEXT: retq
3488 ;
3489 ; AVX512VLDQ-LABEL: uitofp_load_2i64_to_2f64:
3490 ; AVX512VLDQ: # %bb.0:
3491 ; AVX512VLDQ-NEXT: vcvtuqq2pd (%rdi), %xmm0
3492 ; AVX512VLDQ-NEXT: retq
3493 %ld = load <2 x i64>, <2 x i64> *%a
3494 %cvt = uitofp <2 x i64> %ld to <2 x double>
3495 ret <2 x double> %cvt
3496 }
3498 define <2 x double> @uitofp_load_2i32_to_2f64(<2 x i32> *%a) {
3499 ; SSE2-LABEL: uitofp_load_2i32_to_2f64:
3500 ; SSE2: # %bb.0:
3501 ; SSE2-NEXT: movq {{.*#+}} xmm0 = mem[0],zero
3502 ; SSE2-NEXT: movdqa {{.*#+}} xmm1 = [65535,0,65535,0,0,0,0,0]
3503 ; SSE2-NEXT: pand %xmm0, %xmm1
3504 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
3505 ; SSE2-NEXT: psrld $16, %xmm0
3506 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
3507 ; SSE2-NEXT: mulpd {{.*}}(%rip), %xmm0
3508 ; SSE2-NEXT: addpd %xmm1, %xmm0
3509 ; SSE2-NEXT: retq
3510 ;
3511 ; SSE41-LABEL: uitofp_load_2i32_to_2f64:
3512 ; SSE41: # %bb.0:
3513 ; SSE41-NEXT: movq {{.*#+}} xmm0 = mem[0],zero
3514 ; SSE41-NEXT: pxor %xmm1, %xmm1
3515 ; SSE41-NEXT: pblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4,5,6,7]
3516 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
3517 ; SSE41-NEXT: psrld $16, %xmm0
3518 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
3519 ; SSE41-NEXT: mulpd {{.*}}(%rip), %xmm0
3520 ; SSE41-NEXT: addpd %xmm1, %xmm0
3521 ; SSE41-NEXT: retq
3522 ;
3523 ; VEX-LABEL: uitofp_load_2i32_to_2f64:
3524 ; VEX: # %bb.0:
3525 ; VEX-NEXT: vmovq {{.*#+}} xmm0 = mem[0],zero
3526 ; VEX-NEXT: vpxor %xmm1, %xmm1, %xmm1
3527 ; VEX-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4,5,6,7]
3528 ; VEX-NEXT: vcvtdq2pd %xmm1, %xmm1
3529 ; VEX-NEXT: vpsrld $16, %xmm0, %xmm0
3530 ; VEX-NEXT: vcvtdq2pd %xmm0, %xmm0
3531 ; VEX-NEXT: vmulpd {{.*}}(%rip), %xmm0, %xmm0
3532 ; VEX-NEXT: vaddpd %xmm1, %xmm0, %xmm0
3533 ; VEX-NEXT: retq
3534 ;
3535 ; AVX512F-LABEL: uitofp_load_2i32_to_2f64:
3536 ; AVX512F: # %bb.0:
3537 ; AVX512F-NEXT: vmovsd {{.*#+}} xmm0 = mem[0],zero
3538 ; AVX512F-NEXT: vcvtudq2pd %ymm0, %zmm0
3539 ; AVX512F-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
3540 ; AVX512F-NEXT: vzeroupper
3541 ; AVX512F-NEXT: retq
3542 ;
3543 ; AVX512VL-LABEL: uitofp_load_2i32_to_2f64:
3544 ; AVX512VL: # %bb.0:
3545 ; AVX512VL-NEXT: vcvtudq2pd (%rdi), %xmm0
3546 ; AVX512VL-NEXT: retq
3547 ;
3548 ; AVX512DQ-LABEL: uitofp_load_2i32_to_2f64:
3549 ; AVX512DQ: # %bb.0:
3550 ; AVX512DQ-NEXT: vmovsd {{.*#+}} xmm0 = mem[0],zero
3551 ; AVX512DQ-NEXT: vcvtudq2pd %ymm0, %zmm0
3552 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
3553 ; AVX512DQ-NEXT: vzeroupper
3554 ; AVX512DQ-NEXT: retq
3555 ;
3556 ; AVX512VLDQ-LABEL: uitofp_load_2i32_to_2f64:
3557 ; AVX512VLDQ: # %bb.0:
3558 ; AVX512VLDQ-NEXT: vcvtudq2pd (%rdi), %xmm0
3559 ; AVX512VLDQ-NEXT: retq
3560 %ld = load <2 x i32>, <2 x i32> *%a
3561 %cvt = uitofp <2 x i32> %ld to <2 x double>
3562 ret <2 x double> %cvt
3563 }
3565 define <2 x double> @uitofp_load_2i16_to_2f64(<2 x i16> *%a) {
3566 ; SSE2-LABEL: uitofp_load_2i16_to_2f64:
3567 ; SSE2: # %bb.0:
3568 ; SSE2-NEXT: movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
3569 ; SSE2-NEXT: pxor %xmm1, %xmm1
3570 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
3571 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
3572 ; SSE2-NEXT: retq
3573 ;
3574 ; SSE41-LABEL: uitofp_load_2i16_to_2f64:
3575 ; SSE41: # %bb.0:
3576 ; SSE41-NEXT: movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
3577 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
3578 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
3579 ; SSE41-NEXT: retq
3580 ;
3581 ; AVX-LABEL: uitofp_load_2i16_to_2f64:
3582 ; AVX: # %bb.0:
3583 ; AVX-NEXT: vmovd {{.*#+}} xmm0 = mem[0],zero,zero,zero
3584 ; AVX-NEXT: vpmovzxwd {{.*#+}} xmm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
3585 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
3586 ; AVX-NEXT: retq
3587 %ld = load <2 x i16>, <2 x i16> *%a
3588 %cvt = uitofp <2 x i16> %ld to <2 x double>
3589 ret <2 x double> %cvt
3590 }
3592 define <2 x double> @uitofp_load_2i8_to_2f64(<2 x i8> *%a) {
3593 ; SSE2-LABEL: uitofp_load_2i8_to_2f64:
3594 ; SSE2: # %bb.0:
3595 ; SSE2-NEXT: movzwl (%rdi), %eax
3596 ; SSE2-NEXT: movd %eax, %xmm0
3597 ; SSE2-NEXT: pxor %xmm1, %xmm1
3598 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
3599 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
3600 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
3601 ; SSE2-NEXT: retq
3602 ;
3603 ; SSE41-LABEL: uitofp_load_2i8_to_2f64:
3604 ; SSE41: # %bb.0:
3605 ; SSE41-NEXT: movzwl (%rdi), %eax
3606 ; SSE41-NEXT: movd %eax, %xmm0
3607 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
3608 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
3609 ; SSE41-NEXT: retq
3610 ;
3611 ; AVX-LABEL: uitofp_load_2i8_to_2f64:
3612 ; AVX: # %bb.0:
3613 ; AVX-NEXT: movzwl (%rdi), %eax
3614 ; AVX-NEXT: vmovd %eax, %xmm0
3615 ; AVX-NEXT: vpmovzxbd {{.*#+}} xmm0 = xmm0[0],zero,zero,zero,xmm0[1],zero,zero,zero,xmm0[2],zero,zero,zero,xmm0[3],zero,zero,zero
3616 ; AVX-NEXT: vcvtdq2pd %xmm0, %xmm0
3617 ; AVX-NEXT: retq
3618 %ld = load <2 x i8>, <2 x i8> *%a
3619 %cvt = uitofp <2 x i8> %ld to <2 x double>
3620 ret <2 x double> %cvt
3621 }
3623 define <4 x double> @uitofp_load_4i64_to_4f64(<4 x i64> *%a) {
3624 ; SSE2-LABEL: uitofp_load_4i64_to_4f64:
3625 ; SSE2: # %bb.0:
3626 ; SSE2-NEXT: movdqa (%rdi), %xmm0
3627 ; SSE2-NEXT: movdqa 16(%rdi), %xmm1
3628 ; SSE2-NEXT: movdqa {{.*#+}} xmm2 = [4294967295,4294967295]
3629 ; SSE2-NEXT: movdqa %xmm0, %xmm3
3630 ; SSE2-NEXT: pand %xmm2, %xmm3
3631 ; SSE2-NEXT: movdqa {{.*#+}} xmm4 = [4841369599423283200,4841369599423283200]
3632 ; SSE2-NEXT: por %xmm4, %xmm3
3633 ; SSE2-NEXT: psrlq $32, %xmm0
3634 ; SSE2-NEXT: movdqa {{.*#+}} xmm5 = [4985484787499139072,4985484787499139072]
3635 ; SSE2-NEXT: por %xmm5, %xmm0
3636 ; SSE2-NEXT: movapd {{.*#+}} xmm6 = [1.9342813118337666E+25,1.9342813118337666E+25]
3637 ; SSE2-NEXT: subpd %xmm6, %xmm0
3638 ; SSE2-NEXT: addpd %xmm3, %xmm0
3639 ; SSE2-NEXT: pand %xmm1, %xmm2
3640 ; SSE2-NEXT: por %xmm4, %xmm2
3641 ; SSE2-NEXT: psrlq $32, %xmm1
3642 ; SSE2-NEXT: por %xmm5, %xmm1
3643 ; SSE2-NEXT: subpd %xmm6, %xmm1
3644 ; SSE2-NEXT: addpd %xmm2, %xmm1
3645 ; SSE2-NEXT: retq
3646 ;
3647 ; SSE41-LABEL: uitofp_load_4i64_to_4f64:
3648 ; SSE41: # %bb.0:
3649 ; SSE41-NEXT: movdqa (%rdi), %xmm0
3650 ; SSE41-NEXT: movdqa 16(%rdi), %xmm1
3651 ; SSE41-NEXT: pxor %xmm2, %xmm2
3652 ; SSE41-NEXT: movdqa %xmm0, %xmm3
3653 ; SSE41-NEXT: pblendw {{.*#+}} xmm3 = xmm3[0,1],xmm2[2,3],xmm3[4,5],xmm2[6,7]
3654 ; SSE41-NEXT: movdqa {{.*#+}} xmm4 = [4841369599423283200,4841369599423283200]
3655 ; SSE41-NEXT: por %xmm4, %xmm3
3656 ; SSE41-NEXT: psrlq $32, %xmm0
3657 ; SSE41-NEXT: movdqa {{.*#+}} xmm5 = [4985484787499139072,4985484787499139072]
3658 ; SSE41-NEXT: por %xmm5, %xmm0
3659 ; SSE41-NEXT: movapd {{.*#+}} xmm6 = [1.9342813118337666E+25,1.9342813118337666E+25]
3660 ; SSE41-NEXT: subpd %xmm6, %xmm0
3661 ; SSE41-NEXT: addpd %xmm3, %xmm0
3662 ; SSE41-NEXT: pblendw {{.*#+}} xmm2 = xmm1[0,1],xmm2[2,3],xmm1[4,5],xmm2[6,7]
3663 ; SSE41-NEXT: por %xmm4, %xmm2
3664 ; SSE41-NEXT: psrlq $32, %xmm1
3665 ; SSE41-NEXT: por %xmm5, %xmm1
3666 ; SSE41-NEXT: subpd %xmm6, %xmm1
3667 ; SSE41-NEXT: addpd %xmm2, %xmm1
3668 ; SSE41-NEXT: retq
3669 ;
3670 ; AVX1-LABEL: uitofp_load_4i64_to_4f64:
3671 ; AVX1: # %bb.0:
3672 ; AVX1-NEXT: vxorps %xmm0, %xmm0, %xmm0
3673 ; AVX1-NEXT: vblendps {{.*#+}} ymm0 = mem[0],ymm0[1],mem[2],ymm0[3],mem[4],ymm0[5],mem[6],ymm0[7]
3674 ; AVX1-NEXT: vorps {{.*}}(%rip), %ymm0, %ymm0
3675 ; AVX1-NEXT: vmovdqa (%rdi), %xmm1
3676 ; AVX1-NEXT: vmovdqa 16(%rdi), %xmm2
3677 ; AVX1-NEXT: vpsrlq $32, %xmm1, %xmm1
3678 ; AVX1-NEXT: vpsrlq $32, %xmm2, %xmm2
3679 ; AVX1-NEXT: vinsertf128 $1, %xmm2, %ymm1, %ymm1
3680 ; AVX1-NEXT: vorpd {{.*}}(%rip), %ymm1, %ymm1
3681 ; AVX1-NEXT: vsubpd {{.*}}(%rip), %ymm1, %ymm1
3682 ; AVX1-NEXT: vaddpd %ymm1, %ymm0, %ymm0
3683 ; AVX1-NEXT: retq
3684 ;
3685 ; AVX2-LABEL: uitofp_load_4i64_to_4f64:
3686 ; AVX2: # %bb.0:
3687 ; AVX2-NEXT: vmovdqa (%rdi), %ymm0
3688 ; AVX2-NEXT: vpxor %xmm1, %xmm1, %xmm1
3689 ; AVX2-NEXT: vpblendd {{.*#+}} ymm1 = ymm0[0],ymm1[1],ymm0[2],ymm1[3],ymm0[4],ymm1[5],ymm0[6],ymm1[7]
3690 ; AVX2-NEXT: vpbroadcastq {{.*#+}} ymm2 = [4841369599423283200,4841369599423283200,4841369599423283200,4841369599423283200]
3691 ; AVX2-NEXT: vpor %ymm2, %ymm1, %ymm1
3692 ; AVX2-NEXT: vpsrlq $32, %ymm0, %ymm0
3693 ; AVX2-NEXT: vpbroadcastq {{.*#+}} ymm2 = [4985484787499139072,4985484787499139072,4985484787499139072,4985484787499139072]
3694 ; AVX2-NEXT: vpor %ymm2, %ymm0, %ymm0
3695 ; AVX2-NEXT: vbroadcastsd {{.*#+}} ymm2 = [1.9342813118337666E+25,1.9342813118337666E+25,1.9342813118337666E+25,1.9342813118337666E+25]
3696 ; AVX2-NEXT: vsubpd %ymm2, %ymm0, %ymm0
3697 ; AVX2-NEXT: vaddpd %ymm0, %ymm1, %ymm0
3698 ; AVX2-NEXT: retq
3699 ;
3700 ; AVX512F-LABEL: uitofp_load_4i64_to_4f64:
3701 ; AVX512F: # %bb.0:
3702 ; AVX512F-NEXT: vmovdqa (%rdi), %ymm0
3703 ; AVX512F-NEXT: vpxor %xmm1, %xmm1, %xmm1
3704 ; AVX512F-NEXT: vpblendd {{.*#+}} ymm1 = ymm0[0],ymm1[1],ymm0[2],ymm1[3],ymm0[4],ymm1[5],ymm0[6],ymm1[7]
3705 ; AVX512F-NEXT: vpbroadcastq {{.*#+}} ymm2 = [4841369599423283200,4841369599423283200,4841369599423283200,4841369599423283200]
3706 ; AVX512F-NEXT: vpor %ymm2, %ymm1, %ymm1
3707 ; AVX512F-NEXT: vpsrlq $32, %ymm0, %ymm0
3708 ; AVX512F-NEXT: vpbroadcastq {{.*#+}} ymm2 = [4985484787499139072,4985484787499139072,4985484787499139072,4985484787499139072]
3709 ; AVX512F-NEXT: vpor %ymm2, %ymm0, %ymm0
3710 ; AVX512F-NEXT: vbroadcastsd {{.*#+}} ymm2 = [1.9342813118337666E+25,1.9342813118337666E+25,1.9342813118337666E+25,1.9342813118337666E+25]
3711 ; AVX512F-NEXT: vsubpd %ymm2, %ymm0, %ymm0
3712 ; AVX512F-NEXT: vaddpd %ymm0, %ymm1, %ymm0
3713 ; AVX512F-NEXT: retq
3714 ;
3715 ; AVX512VL-LABEL: uitofp_load_4i64_to_4f64:
3716 ; AVX512VL: # %bb.0:
3717 ; AVX512VL-NEXT: vmovdqa (%rdi), %ymm0
3718 ; AVX512VL-NEXT: vpandq {{.*}}(%rip){1to4}, %ymm0, %ymm1
3719 ; AVX512VL-NEXT: vporq {{.*}}(%rip){1to4}, %ymm1, %ymm1
3720 ; AVX512VL-NEXT: vpsrlq $32, %ymm0, %ymm0
3721 ; AVX512VL-NEXT: vporq {{.*}}(%rip){1to4}, %ymm0, %ymm0
3722 ; AVX512VL-NEXT: vsubpd {{.*}}(%rip){1to4}, %ymm0, %ymm0
3723 ; AVX512VL-NEXT: vaddpd %ymm0, %ymm1, %ymm0
3724 ; AVX512VL-NEXT: retq
3725 ;
3726 ; AVX512DQ-LABEL: uitofp_load_4i64_to_4f64:
3727 ; AVX512DQ: # %bb.0:
3728 ; AVX512DQ-NEXT: vmovaps (%rdi), %ymm0
3729 ; AVX512DQ-NEXT: vcvtuqq2pd %zmm0, %zmm0
3730 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
3731 ; AVX512DQ-NEXT: retq
3732 ;
3733 ; AVX512VLDQ-LABEL: uitofp_load_4i64_to_4f64:
3734 ; AVX512VLDQ: # %bb.0:
3735 ; AVX512VLDQ-NEXT: vcvtuqq2pd (%rdi), %ymm0
3736 ; AVX512VLDQ-NEXT: retq
3737 %ld = load <4 x i64>, <4 x i64> *%a
3738 %cvt = uitofp <4 x i64> %ld to <4 x double>
3739 ret <4 x double> %cvt
3740 }
3742 define <4 x double> @uitofp_load_4i32_to_4f64(<4 x i32> *%a) {
3743 ; SSE2-LABEL: uitofp_load_4i32_to_4f64:
3744 ; SSE2: # %bb.0:
3745 ; SSE2-NEXT: movdqa (%rdi), %xmm0
3746 ; SSE2-NEXT: movdqa %xmm0, %xmm1
3747 ; SSE2-NEXT: psrld $16, %xmm1
3748 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
3749 ; SSE2-NEXT: movapd {{.*#+}} xmm2 = [6.5536E+4,6.5536E+4]
3750 ; SSE2-NEXT: mulpd %xmm2, %xmm1
3751 ; SSE2-NEXT: movdqa {{.*#+}} xmm3 = [65535,0,65535,0,0,0,0,0]
3752 ; SSE2-NEXT: pshufd {{.*#+}} xmm4 = xmm0[2,3,0,1]
3753 ; SSE2-NEXT: pand %xmm3, %xmm0
3754 ; SSE2-NEXT: cvtdq2pd %xmm0, %xmm0
3755 ; SSE2-NEXT: addpd %xmm1, %xmm0
3756 ; SSE2-NEXT: movdqa %xmm4, %xmm1
3757 ; SSE2-NEXT: psrld $16, %xmm1
3758 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm5
3759 ; SSE2-NEXT: mulpd %xmm2, %xmm5
3760 ; SSE2-NEXT: pand %xmm3, %xmm4
3761 ; SSE2-NEXT: cvtdq2pd %xmm4, %xmm1
3762 ; SSE2-NEXT: addpd %xmm5, %xmm1
3763 ; SSE2-NEXT: retq
3764 ;
3765 ; SSE41-LABEL: uitofp_load_4i32_to_4f64:
3766 ; SSE41: # %bb.0:
3767 ; SSE41-NEXT: movdqa (%rdi), %xmm0
3768 ; SSE41-NEXT: movdqa %xmm0, %xmm1
3769 ; SSE41-NEXT: psrld $16, %xmm1
3770 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
3771 ; SSE41-NEXT: movapd {{.*#+}} xmm2 = [6.5536E+4,6.5536E+4]
3772 ; SSE41-NEXT: mulpd %xmm2, %xmm1
3773 ; SSE41-NEXT: pxor %xmm3, %xmm3
3774 ; SSE41-NEXT: pshufd {{.*#+}} xmm4 = xmm0[2,3,0,1]
3775 ; SSE41-NEXT: pblendw {{.*#+}} xmm0 = xmm0[0],xmm3[1],xmm0[2],xmm3[3],xmm0[4,5,6,7]
3776 ; SSE41-NEXT: cvtdq2pd %xmm0, %xmm0
3777 ; SSE41-NEXT: addpd %xmm1, %xmm0
3778 ; SSE41-NEXT: movdqa %xmm4, %xmm1
3779 ; SSE41-NEXT: psrld $16, %xmm1
3780 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm5
3781 ; SSE41-NEXT: mulpd %xmm2, %xmm5
3782 ; SSE41-NEXT: pblendw {{.*#+}} xmm4 = xmm4[0],xmm3[1],xmm4[2],xmm3[3],xmm4[4,5,6,7]
3783 ; SSE41-NEXT: cvtdq2pd %xmm4, %xmm1
3784 ; SSE41-NEXT: addpd %xmm5, %xmm1
3785 ; SSE41-NEXT: retq
3786 ;
3787 ; AVX1-LABEL: uitofp_load_4i32_to_4f64:
3788 ; AVX1: # %bb.0:
3789 ; AVX1-NEXT: vmovdqa (%rdi), %xmm0
3790 ; AVX1-NEXT: vpxor %xmm1, %xmm1, %xmm1
3791 ; AVX1-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
3792 ; AVX1-NEXT: vcvtdq2pd %xmm1, %ymm1
3793 ; AVX1-NEXT: vpsrld $16, %xmm0, %xmm0
3794 ; AVX1-NEXT: vcvtdq2pd %xmm0, %ymm0
3795 ; AVX1-NEXT: vmulpd {{.*}}(%rip), %ymm0, %ymm0
3796 ; AVX1-NEXT: vaddpd %ymm1, %ymm0, %ymm0
3797 ; AVX1-NEXT: retq
3798 ;
3799 ; AVX2-LABEL: uitofp_load_4i32_to_4f64:
3800 ; AVX2: # %bb.0:
3801 ; AVX2-NEXT: vmovdqa (%rdi), %xmm0
3802 ; AVX2-NEXT: vpsrld $16, %xmm0, %xmm1
3803 ; AVX2-NEXT: vcvtdq2pd %xmm1, %ymm1
3804 ; AVX2-NEXT: vbroadcastsd {{.*#+}} ymm2 = [6.5536E+4,6.5536E+4,6.5536E+4,6.5536E+4]
3805 ; AVX2-NEXT: vmulpd %ymm2, %ymm1, %ymm1
3806 ; AVX2-NEXT: vxorpd %xmm2, %xmm2, %xmm2
3807 ; AVX2-NEXT: vpblendw {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3],xmm0[4],xmm2[5],xmm0[6],xmm2[7]
3808 ; AVX2-NEXT: vcvtdq2pd %xmm0, %ymm0
3809 ; AVX2-NEXT: vaddpd %ymm0, %ymm1, %ymm0
3810 ; AVX2-NEXT: retq
3811 ;
3812 ; AVX512F-LABEL: uitofp_load_4i32_to_4f64:
3813 ; AVX512F: # %bb.0:
3814 ; AVX512F-NEXT: vmovaps (%rdi), %xmm0
3815 ; AVX512F-NEXT: vcvtudq2pd %ymm0, %zmm0
3816 ; AVX512F-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
3817 ; AVX512F-NEXT: retq
3818 ;
3819 ; AVX512VL-LABEL: uitofp_load_4i32_to_4f64:
3820 ; AVX512VL: # %bb.0:
3821 ; AVX512VL-NEXT: vcvtudq2pd (%rdi), %ymm0
3822 ; AVX512VL-NEXT: retq
3823 ;
3824 ; AVX512DQ-LABEL: uitofp_load_4i32_to_4f64:
3825 ; AVX512DQ: # %bb.0:
3826 ; AVX512DQ-NEXT: vmovaps (%rdi), %xmm0
3827 ; AVX512DQ-NEXT: vcvtudq2pd %ymm0, %zmm0
3828 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
3829 ; AVX512DQ-NEXT: retq
3830 ;
3831 ; AVX512VLDQ-LABEL: uitofp_load_4i32_to_4f64:
3832 ; AVX512VLDQ: # %bb.0:
3833 ; AVX512VLDQ-NEXT: vcvtudq2pd (%rdi), %ymm0
3834 ; AVX512VLDQ-NEXT: retq
3835 %ld = load <4 x i32>, <4 x i32> *%a
3836 %cvt = uitofp <4 x i32> %ld to <4 x double>
3837 ret <4 x double> %cvt
3838 }
3840 define <4 x double> @uitofp_load_4i16_to_4f64(<4 x i16> *%a) {
3841 ; SSE2-LABEL: uitofp_load_4i16_to_4f64:
3842 ; SSE2: # %bb.0:
3843 ; SSE2-NEXT: movq {{.*#+}} xmm1 = mem[0],zero
3844 ; SSE2-NEXT: pxor %xmm0, %xmm0
3845 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
3846 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm0
3847 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3848 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
3849 ; SSE2-NEXT: retq
3850 ;
3851 ; SSE41-LABEL: uitofp_load_4i16_to_4f64:
3852 ; SSE41: # %bb.0:
3853 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm1 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
3854 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
3855 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3856 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
3857 ; SSE41-NEXT: retq
3858 ;
3859 ; AVX-LABEL: uitofp_load_4i16_to_4f64:
3860 ; AVX: # %bb.0:
3861 ; AVX-NEXT: vpmovzxwd {{.*#+}} xmm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
3862 ; AVX-NEXT: vcvtdq2pd %xmm0, %ymm0
3863 ; AVX-NEXT: retq
3864 %ld = load <4 x i16>, <4 x i16> *%a
3865 %cvt = uitofp <4 x i16> %ld to <4 x double>
3866 ret <4 x double> %cvt
3867 }
3869 define <4 x double> @uitofp_load_4i8_to_4f64(<4 x i8> *%a) {
3870 ; SSE2-LABEL: uitofp_load_4i8_to_4f64:
3871 ; SSE2: # %bb.0:
3872 ; SSE2-NEXT: movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
3873 ; SSE2-NEXT: pxor %xmm0, %xmm0
3874 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
3875 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
3876 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm0
3877 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3878 ; SSE2-NEXT: cvtdq2pd %xmm1, %xmm1
3879 ; SSE2-NEXT: retq
3880 ;
3881 ; SSE41-LABEL: uitofp_load_4i8_to_4f64:
3882 ; SSE41: # %bb.0:
3883 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
3884 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm0
3885 ; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3886 ; SSE41-NEXT: cvtdq2pd %xmm1, %xmm1
3887 ; SSE41-NEXT: retq
3888 ;
3889 ; AVX-LABEL: uitofp_load_4i8_to_4f64:
3890 ; AVX: # %bb.0:
3891 ; AVX-NEXT: vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
3892 ; AVX-NEXT: vcvtdq2pd %xmm0, %ymm0
3893 ; AVX-NEXT: retq
3894 %ld = load <4 x i8>, <4 x i8> *%a
3895 %cvt = uitofp <4 x i8> %ld to <4 x double>
3896 ret <4 x double> %cvt
3897 }
3899 ;
3900 ; Load Signed Integer to Float
3901 ;
3903 define <4 x float> @sitofp_load_4i64_to_4f32(<4 x i64> *%a) {
3904 ; SSE2-LABEL: sitofp_load_4i64_to_4f32:
3905 ; SSE2: # %bb.0:
3906 ; SSE2-NEXT: movdqa (%rdi), %xmm1
3907 ; SSE2-NEXT: movdqa 16(%rdi), %xmm0
3908 ; SSE2-NEXT: movq %xmm0, %rax
3909 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm2
3910 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
3911 ; SSE2-NEXT: movq %xmm0, %rax
3912 ; SSE2-NEXT: xorps %xmm0, %xmm0
3913 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
3914 ; SSE2-NEXT: unpcklps {{.*#+}} xmm2 = xmm2[0],xmm0[0],xmm2[1],xmm0[1]
3915 ; SSE2-NEXT: movq %xmm1, %rax
3916 ; SSE2-NEXT: xorps %xmm0, %xmm0
3917 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
3918 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
3919 ; SSE2-NEXT: movq %xmm1, %rax
3920 ; SSE2-NEXT: xorps %xmm1, %xmm1
3921 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
3922 ; SSE2-NEXT: unpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
3923 ; SSE2-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm2[0]
3924 ; SSE2-NEXT: retq
3925 ;
3926 ; SSE41-LABEL: sitofp_load_4i64_to_4f32:
3927 ; SSE41: # %bb.0:
3928 ; SSE41-NEXT: movdqa (%rdi), %xmm0
3929 ; SSE41-NEXT: movdqa 16(%rdi), %xmm1
3930 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
3931 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
3932 ; SSE41-NEXT: movq %xmm0, %rax
3933 ; SSE41-NEXT: xorps %xmm0, %xmm0
3934 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
3935 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[2,3]
3936 ; SSE41-NEXT: movq %xmm1, %rax
3937 ; SSE41-NEXT: xorps %xmm2, %xmm2
3938 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
3939 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1],xmm2[0],xmm0[3]
3940 ; SSE41-NEXT: pextrq $1, %xmm1, %rax
3941 ; SSE41-NEXT: xorps %xmm1, %xmm1
3942 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
3943 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
3944 ; SSE41-NEXT: retq
3945 ;
3946 ; VEX-LABEL: sitofp_load_4i64_to_4f32:
3947 ; VEX: # %bb.0:
3948 ; VEX-NEXT: vmovdqa (%rdi), %xmm0
3949 ; VEX-NEXT: vmovdqa 16(%rdi), %xmm1
3950 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
3951 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
3952 ; VEX-NEXT: vmovq %xmm0, %rax
3953 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
3954 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[2,3]
3955 ; VEX-NEXT: vmovq %xmm1, %rax
3956 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
3957 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm2[0],xmm0[3]
3958 ; VEX-NEXT: vpextrq $1, %xmm1, %rax
3959 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm1
3960 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
3961 ; VEX-NEXT: retq
3962 ;
3963 ; AVX512F-LABEL: sitofp_load_4i64_to_4f32:
3964 ; AVX512F: # %bb.0:
3965 ; AVX512F-NEXT: vmovdqa (%rdi), %xmm0
3966 ; AVX512F-NEXT: vmovdqa 16(%rdi), %xmm1
3967 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
3968 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
3969 ; AVX512F-NEXT: vmovq %xmm0, %rax
3970 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
3971 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[2,3]
3972 ; AVX512F-NEXT: vmovq %xmm1, %rax
3973 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
3974 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm2[0],xmm0[3]
3975 ; AVX512F-NEXT: vpextrq $1, %xmm1, %rax
3976 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm1
3977 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
3978 ; AVX512F-NEXT: retq
3979 ;
3980 ; AVX512VL-LABEL: sitofp_load_4i64_to_4f32:
3981 ; AVX512VL: # %bb.0:
3982 ; AVX512VL-NEXT: vmovdqa (%rdi), %xmm0
3983 ; AVX512VL-NEXT: vmovdqa 16(%rdi), %xmm1
3984 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
3985 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
3986 ; AVX512VL-NEXT: vmovq %xmm0, %rax
3987 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
3988 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[2,3]
3989 ; AVX512VL-NEXT: vmovq %xmm1, %rax
3990 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
3991 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm2[0],xmm0[3]
3992 ; AVX512VL-NEXT: vpextrq $1, %xmm1, %rax
3993 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm1
3994 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
3995 ; AVX512VL-NEXT: retq
3996 ;
3997 ; AVX512DQ-LABEL: sitofp_load_4i64_to_4f32:
3998 ; AVX512DQ: # %bb.0:
3999 ; AVX512DQ-NEXT: vmovaps (%rdi), %ymm0
4000 ; AVX512DQ-NEXT: vcvtqq2ps %zmm0, %ymm0
4001 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
4002 ; AVX512DQ-NEXT: vzeroupper
4003 ; AVX512DQ-NEXT: retq
4004 ;
4005 ; AVX512VLDQ-LABEL: sitofp_load_4i64_to_4f32:
4006 ; AVX512VLDQ: # %bb.0:
4007 ; AVX512VLDQ-NEXT: vcvtqq2psy (%rdi), %xmm0
4008 ; AVX512VLDQ-NEXT: retq
4009 %ld = load <4 x i64>, <4 x i64> *%a
4010 %cvt = sitofp <4 x i64> %ld to <4 x float>
4011 ret <4 x float> %cvt
4012 }
4014 define <4 x float> @sitofp_load_4i32_to_4f32(<4 x i32> *%a) {
4015 ; SSE-LABEL: sitofp_load_4i32_to_4f32:
4016 ; SSE: # %bb.0:
4017 ; SSE-NEXT: cvtdq2ps (%rdi), %xmm0
4018 ; SSE-NEXT: retq
4019 ;
4020 ; AVX-LABEL: sitofp_load_4i32_to_4f32:
4021 ; AVX: # %bb.0:
4022 ; AVX-NEXT: vcvtdq2ps (%rdi), %xmm0
4023 ; AVX-NEXT: retq
4024 %ld = load <4 x i32>, <4 x i32> *%a
4025 %cvt = sitofp <4 x i32> %ld to <4 x float>
4026 ret <4 x float> %cvt
4027 }
4029 define <4 x float> @sitofp_load_4i16_to_4f32(<4 x i16> *%a) {
4030 ; SSE2-LABEL: sitofp_load_4i16_to_4f32:
4031 ; SSE2: # %bb.0:
4032 ; SSE2-NEXT: movq {{.*#+}} xmm0 = mem[0],zero
4033 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
4034 ; SSE2-NEXT: psrad $16, %xmm0
4035 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
4036 ; SSE2-NEXT: retq
4037 ;
4038 ; SSE41-LABEL: sitofp_load_4i16_to_4f32:
4039 ; SSE41: # %bb.0:
4040 ; SSE41-NEXT: pmovsxwd (%rdi), %xmm0
4041 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
4042 ; SSE41-NEXT: retq
4043 ;
4044 ; AVX-LABEL: sitofp_load_4i16_to_4f32:
4045 ; AVX: # %bb.0:
4046 ; AVX-NEXT: vpmovsxwd (%rdi), %xmm0
4047 ; AVX-NEXT: vcvtdq2ps %xmm0, %xmm0
4048 ; AVX-NEXT: retq
4049 %ld = load <4 x i16>, <4 x i16> *%a
4050 %cvt = sitofp <4 x i16> %ld to <4 x float>
4051 ret <4 x float> %cvt
4052 }
4054 define <4 x float> @sitofp_load_4i8_to_4f32(<4 x i8> *%a) {
4055 ; SSE2-LABEL: sitofp_load_4i8_to_4f32:
4056 ; SSE2: # %bb.0:
4057 ; SSE2-NEXT: movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
4058 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
4059 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
4060 ; SSE2-NEXT: psrad $24, %xmm0
4061 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
4062 ; SSE2-NEXT: retq
4063 ;
4064 ; SSE41-LABEL: sitofp_load_4i8_to_4f32:
4065 ; SSE41: # %bb.0:
4066 ; SSE41-NEXT: pmovsxbd (%rdi), %xmm0
4067 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
4068 ; SSE41-NEXT: retq
4069 ;
4070 ; AVX-LABEL: sitofp_load_4i8_to_4f32:
4071 ; AVX: # %bb.0:
4072 ; AVX-NEXT: vpmovsxbd (%rdi), %xmm0
4073 ; AVX-NEXT: vcvtdq2ps %xmm0, %xmm0
4074 ; AVX-NEXT: retq
4075 %ld = load <4 x i8>, <4 x i8> *%a
4076 %cvt = sitofp <4 x i8> %ld to <4 x float>
4077 ret <4 x float> %cvt
4078 }
4080 define <8 x float> @sitofp_load_8i64_to_8f32(<8 x i64> *%a) {
4081 ; SSE2-LABEL: sitofp_load_8i64_to_8f32:
4082 ; SSE2: # %bb.0:
4083 ; SSE2-NEXT: movdqa (%rdi), %xmm1
4084 ; SSE2-NEXT: movdqa 16(%rdi), %xmm0
4085 ; SSE2-NEXT: movdqa 32(%rdi), %xmm2
4086 ; SSE2-NEXT: movdqa 48(%rdi), %xmm3
4087 ; SSE2-NEXT: movq %xmm0, %rax
4088 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm4
4089 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
4090 ; SSE2-NEXT: movq %xmm0, %rax
4091 ; SSE2-NEXT: xorps %xmm0, %xmm0
4092 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
4093 ; SSE2-NEXT: unpcklps {{.*#+}} xmm4 = xmm4[0],xmm0[0],xmm4[1],xmm0[1]
4094 ; SSE2-NEXT: movq %xmm1, %rax
4095 ; SSE2-NEXT: xorps %xmm0, %xmm0
4096 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
4097 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
4098 ; SSE2-NEXT: movq %xmm1, %rax
4099 ; SSE2-NEXT: xorps %xmm1, %xmm1
4100 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
4101 ; SSE2-NEXT: unpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
4102 ; SSE2-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm4[0]
4103 ; SSE2-NEXT: movq %xmm3, %rax
4104 ; SSE2-NEXT: xorps %xmm4, %xmm4
4105 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm4
4106 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm3[2,3,0,1]
4107 ; SSE2-NEXT: movq %xmm1, %rax
4108 ; SSE2-NEXT: xorps %xmm1, %xmm1
4109 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
4110 ; SSE2-NEXT: unpcklps {{.*#+}} xmm4 = xmm4[0],xmm1[0],xmm4[1],xmm1[1]
4111 ; SSE2-NEXT: movq %xmm2, %rax
4112 ; SSE2-NEXT: xorps %xmm1, %xmm1
4113 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
4114 ; SSE2-NEXT: pshufd {{.*#+}} xmm2 = xmm2[2,3,0,1]
4115 ; SSE2-NEXT: movq %xmm2, %rax
4116 ; SSE2-NEXT: xorps %xmm2, %xmm2
4117 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm2
4118 ; SSE2-NEXT: unpcklps {{.*#+}} xmm1 = xmm1[0],xmm2[0],xmm1[1],xmm2[1]
4119 ; SSE2-NEXT: movlhps {{.*#+}} xmm1 = xmm1[0],xmm4[0]
4120 ; SSE2-NEXT: retq
4121 ;
4122 ; SSE41-LABEL: sitofp_load_8i64_to_8f32:
4123 ; SSE41: # %bb.0:
4124 ; SSE41-NEXT: movdqa (%rdi), %xmm0
4125 ; SSE41-NEXT: movdqa 16(%rdi), %xmm1
4126 ; SSE41-NEXT: movdqa 32(%rdi), %xmm2
4127 ; SSE41-NEXT: movdqa 48(%rdi), %xmm3
4128 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
4129 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm4
4130 ; SSE41-NEXT: movq %xmm0, %rax
4131 ; SSE41-NEXT: xorps %xmm0, %xmm0
4132 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
4133 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm4[0],xmm0[2,3]
4134 ; SSE41-NEXT: movq %xmm1, %rax
4135 ; SSE41-NEXT: xorps %xmm4, %xmm4
4136 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm4
4137 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1],xmm4[0],xmm0[3]
4138 ; SSE41-NEXT: pextrq $1, %xmm1, %rax
4139 ; SSE41-NEXT: xorps %xmm1, %xmm1
4140 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
4141 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
4142 ; SSE41-NEXT: pextrq $1, %xmm2, %rax
4143 ; SSE41-NEXT: xorps %xmm4, %xmm4
4144 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm4
4145 ; SSE41-NEXT: movq %xmm2, %rax
4146 ; SSE41-NEXT: xorps %xmm1, %xmm1
4147 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
4148 ; SSE41-NEXT: insertps {{.*#+}} xmm1 = xmm1[0],xmm4[0],xmm1[2,3]
4149 ; SSE41-NEXT: movq %xmm3, %rax
4150 ; SSE41-NEXT: xorps %xmm2, %xmm2
4151 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
4152 ; SSE41-NEXT: insertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
4153 ; SSE41-NEXT: pextrq $1, %xmm3, %rax
4154 ; SSE41-NEXT: xorps %xmm2, %xmm2
4155 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
4156 ; SSE41-NEXT: insertps {{.*#+}} xmm1 = xmm1[0,1,2],xmm2[0]
4157 ; SSE41-NEXT: retq
4158 ;
4159 ; VEX-LABEL: sitofp_load_8i64_to_8f32:
4160 ; VEX: # %bb.0:
4161 ; VEX-NEXT: vmovdqa (%rdi), %xmm0
4162 ; VEX-NEXT: vmovdqa 16(%rdi), %xmm1
4163 ; VEX-NEXT: vmovdqa 32(%rdi), %xmm2
4164 ; VEX-NEXT: vmovdqa 48(%rdi), %xmm3
4165 ; VEX-NEXT: vpextrq $1, %xmm2, %rax
4166 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm4, %xmm4
4167 ; VEX-NEXT: vmovq %xmm2, %rax
4168 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm2
4169 ; VEX-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0],xmm4[0],xmm2[2,3]
4170 ; VEX-NEXT: vmovq %xmm3, %rax
4171 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm4
4172 ; VEX-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1],xmm4[0],xmm2[3]
4173 ; VEX-NEXT: vpextrq $1, %xmm3, %rax
4174 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm3
4175 ; VEX-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1,2],xmm3[0]
4176 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
4177 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm3
4178 ; VEX-NEXT: vmovq %xmm0, %rax
4179 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm0
4180 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm3[0],xmm0[2,3]
4181 ; VEX-NEXT: vmovq %xmm1, %rax
4182 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm3
4183 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm3[0],xmm0[3]
4184 ; VEX-NEXT: vpextrq $1, %xmm1, %rax
4185 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm1
4186 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
4187 ; VEX-NEXT: vinsertf128 $1, %xmm2, %ymm0, %ymm0
4188 ; VEX-NEXT: retq
4189 ;
4190 ; AVX512F-LABEL: sitofp_load_8i64_to_8f32:
4191 ; AVX512F: # %bb.0:
4192 ; AVX512F-NEXT: vmovdqa (%rdi), %xmm0
4193 ; AVX512F-NEXT: vmovdqa 16(%rdi), %xmm1
4194 ; AVX512F-NEXT: vmovdqa 32(%rdi), %xmm2
4195 ; AVX512F-NEXT: vmovdqa 48(%rdi), %xmm3
4196 ; AVX512F-NEXT: vpextrq $1, %xmm2, %rax
4197 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm4, %xmm4
4198 ; AVX512F-NEXT: vmovq %xmm2, %rax
4199 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm2
4200 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0],xmm4[0],xmm2[2,3]
4201 ; AVX512F-NEXT: vmovq %xmm3, %rax
4202 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm4
4203 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1],xmm4[0],xmm2[3]
4204 ; AVX512F-NEXT: vpextrq $1, %xmm3, %rax
4205 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm3
4206 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1,2],xmm3[0]
4207 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
4208 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm3
4209 ; AVX512F-NEXT: vmovq %xmm0, %rax
4210 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm0
4211 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm3[0],xmm0[2,3]
4212 ; AVX512F-NEXT: vmovq %xmm1, %rax
4213 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm3
4214 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm3[0],xmm0[3]
4215 ; AVX512F-NEXT: vpextrq $1, %xmm1, %rax
4216 ; AVX512F-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm1
4217 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
4218 ; AVX512F-NEXT: vinsertf128 $1, %xmm2, %ymm0, %ymm0
4219 ; AVX512F-NEXT: retq
4220 ;
4221 ; AVX512VL-LABEL: sitofp_load_8i64_to_8f32:
4222 ; AVX512VL: # %bb.0:
4223 ; AVX512VL-NEXT: vmovdqa (%rdi), %xmm0
4224 ; AVX512VL-NEXT: vmovdqa 16(%rdi), %xmm1
4225 ; AVX512VL-NEXT: vmovdqa 32(%rdi), %xmm2
4226 ; AVX512VL-NEXT: vmovdqa 48(%rdi), %xmm3
4227 ; AVX512VL-NEXT: vpextrq $1, %xmm2, %rax
4228 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm4, %xmm4
4229 ; AVX512VL-NEXT: vmovq %xmm2, %rax
4230 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm2
4231 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0],xmm4[0],xmm2[2,3]
4232 ; AVX512VL-NEXT: vmovq %xmm3, %rax
4233 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm4
4234 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1],xmm4[0],xmm2[3]
4235 ; AVX512VL-NEXT: vpextrq $1, %xmm3, %rax
4236 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm3
4237 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1,2],xmm3[0]
4238 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
4239 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm3
4240 ; AVX512VL-NEXT: vmovq %xmm0, %rax
4241 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm0
4242 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm3[0],xmm0[2,3]
4243 ; AVX512VL-NEXT: vmovq %xmm1, %rax
4244 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm3
4245 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm3[0],xmm0[3]
4246 ; AVX512VL-NEXT: vpextrq $1, %xmm1, %rax
4247 ; AVX512VL-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm1
4248 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
4249 ; AVX512VL-NEXT: vinsertf128 $1, %xmm2, %ymm0, %ymm0
4250 ; AVX512VL-NEXT: retq
4251 ;
4252 ; AVX512DQ-LABEL: sitofp_load_8i64_to_8f32:
4253 ; AVX512DQ: # %bb.0:
4254 ; AVX512DQ-NEXT: vcvtqq2ps (%rdi), %ymm0
4255 ; AVX512DQ-NEXT: retq
4256 ;
4257 ; AVX512VLDQ-LABEL: sitofp_load_8i64_to_8f32:
4258 ; AVX512VLDQ: # %bb.0:
4259 ; AVX512VLDQ-NEXT: vcvtqq2ps (%rdi), %ymm0
4260 ; AVX512VLDQ-NEXT: retq
4261 %ld = load <8 x i64>, <8 x i64> *%a
4262 %cvt = sitofp <8 x i64> %ld to <8 x float>
4263 ret <8 x float> %cvt
4264 }
4266 define <8 x float> @sitofp_load_8i32_to_8f32(<8 x i32> *%a) {
4267 ; SSE-LABEL: sitofp_load_8i32_to_8f32:
4268 ; SSE: # %bb.0:
4269 ; SSE-NEXT: cvtdq2ps (%rdi), %xmm0
4270 ; SSE-NEXT: cvtdq2ps 16(%rdi), %xmm1
4271 ; SSE-NEXT: retq
4272 ;
4273 ; AVX-LABEL: sitofp_load_8i32_to_8f32:
4274 ; AVX: # %bb.0:
4275 ; AVX-NEXT: vcvtdq2ps (%rdi), %ymm0
4276 ; AVX-NEXT: retq
4277 %ld = load <8 x i32>, <8 x i32> *%a
4278 %cvt = sitofp <8 x i32> %ld to <8 x float>
4279 ret <8 x float> %cvt
4280 }
4282 define <8 x float> @sitofp_load_8i16_to_8f32(<8 x i16> *%a) {
4283 ; SSE2-LABEL: sitofp_load_8i16_to_8f32:
4284 ; SSE2: # %bb.0:
4285 ; SSE2-NEXT: movdqa (%rdi), %xmm1
4286 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
4287 ; SSE2-NEXT: psrad $16, %xmm0
4288 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
4289 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm1 = xmm1[4,4,5,5,6,6,7,7]
4290 ; SSE2-NEXT: psrad $16, %xmm1
4291 ; SSE2-NEXT: cvtdq2ps %xmm1, %xmm1
4292 ; SSE2-NEXT: retq
4293 ;
4294 ; SSE41-LABEL: sitofp_load_8i16_to_8f32:
4295 ; SSE41: # %bb.0:
4296 ; SSE41-NEXT: pmovsxwd 8(%rdi), %xmm1
4297 ; SSE41-NEXT: pmovsxwd (%rdi), %xmm0
4298 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
4299 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm1
4300 ; SSE41-NEXT: retq
4301 ;
4302 ; AVX1-LABEL: sitofp_load_8i16_to_8f32:
4303 ; AVX1: # %bb.0:
4304 ; AVX1-NEXT: vpmovsxwd 8(%rdi), %xmm0
4305 ; AVX1-NEXT: vpmovsxwd (%rdi), %xmm1
4306 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
4307 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
4308 ; AVX1-NEXT: retq
4309 ;
4310 ; AVX2-LABEL: sitofp_load_8i16_to_8f32:
4311 ; AVX2: # %bb.0:
4312 ; AVX2-NEXT: vpmovsxwd (%rdi), %ymm0
4313 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
4314 ; AVX2-NEXT: retq
4315 ;
4316 ; AVX512-LABEL: sitofp_load_8i16_to_8f32:
4317 ; AVX512: # %bb.0:
4318 ; AVX512-NEXT: vpmovsxwd (%rdi), %ymm0
4319 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
4320 ; AVX512-NEXT: retq
4321 %ld = load <8 x i16>, <8 x i16> *%a
4322 %cvt = sitofp <8 x i16> %ld to <8 x float>
4323 ret <8 x float> %cvt
4324 }
4326 define <8 x float> @sitofp_load_8i8_to_8f32(<8 x i8> *%a) {
4327 ; SSE2-LABEL: sitofp_load_8i8_to_8f32:
4328 ; SSE2: # %bb.0:
4329 ; SSE2-NEXT: movq {{.*#+}} xmm1 = mem[0],zero
4330 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm1 = xmm1[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
4331 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
4332 ; SSE2-NEXT: psrad $24, %xmm0
4333 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
4334 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm1 = xmm1[4,4,5,5,6,6,7,7]
4335 ; SSE2-NEXT: psrad $24, %xmm1
4336 ; SSE2-NEXT: cvtdq2ps %xmm1, %xmm1
4337 ; SSE2-NEXT: retq
4338 ;
4339 ; SSE41-LABEL: sitofp_load_8i8_to_8f32:
4340 ; SSE41: # %bb.0:
4341 ; SSE41-NEXT: pmovsxbd 4(%rdi), %xmm1
4342 ; SSE41-NEXT: pmovsxbd (%rdi), %xmm0
4343 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
4344 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm1
4345 ; SSE41-NEXT: retq
4346 ;
4347 ; AVX1-LABEL: sitofp_load_8i8_to_8f32:
4348 ; AVX1: # %bb.0:
4349 ; AVX1-NEXT: vpmovsxbd 4(%rdi), %xmm0
4350 ; AVX1-NEXT: vpmovsxbd (%rdi), %xmm1
4351 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
4352 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
4353 ; AVX1-NEXT: retq
4354 ;
4355 ; AVX2-LABEL: sitofp_load_8i8_to_8f32:
4356 ; AVX2: # %bb.0:
4357 ; AVX2-NEXT: vpmovsxbd (%rdi), %ymm0
4358 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
4359 ; AVX2-NEXT: retq
4360 ;
4361 ; AVX512-LABEL: sitofp_load_8i8_to_8f32:
4362 ; AVX512: # %bb.0:
4363 ; AVX512-NEXT: vpmovsxbd (%rdi), %ymm0
4364 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
4365 ; AVX512-NEXT: retq
4366 %ld = load <8 x i8>, <8 x i8> *%a
4367 %cvt = sitofp <8 x i8> %ld to <8 x float>
4368 ret <8 x float> %cvt
4369 }
4371 ;
4372 ; Load Unsigned Integer to Float
4373 ;
4375 define <4 x float> @uitofp_load_4i64_to_4f32(<4 x i64> *%a) {
4376 ; SSE2-LABEL: uitofp_load_4i64_to_4f32:
4377 ; SSE2: # %bb.0:
4378 ; SSE2-NEXT: movdqa (%rdi), %xmm2
4379 ; SSE2-NEXT: movdqa 16(%rdi), %xmm0
4380 ; SSE2-NEXT: movq %xmm0, %rax
4381 ; SSE2-NEXT: testq %rax, %rax
4382 ; SSE2-NEXT: js .LBB76_1
4383 ; SSE2-NEXT: # %bb.2:
4384 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
4385 ; SSE2-NEXT: jmp .LBB76_3
4386 ; SSE2-NEXT: .LBB76_1:
4387 ; SSE2-NEXT: movq %rax, %rcx
4388 ; SSE2-NEXT: shrq %rcx
4389 ; SSE2-NEXT: andl $1, %eax
4390 ; SSE2-NEXT: orq %rcx, %rax
4391 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
4392 ; SSE2-NEXT: addss %xmm1, %xmm1
4393 ; SSE2-NEXT: .LBB76_3:
4394 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
4395 ; SSE2-NEXT: movq %xmm0, %rax
4396 ; SSE2-NEXT: testq %rax, %rax
4397 ; SSE2-NEXT: js .LBB76_4
4398 ; SSE2-NEXT: # %bb.5:
4399 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm3
4400 ; SSE2-NEXT: jmp .LBB76_6
4401 ; SSE2-NEXT: .LBB76_4:
4402 ; SSE2-NEXT: movq %rax, %rcx
4403 ; SSE2-NEXT: shrq %rcx
4404 ; SSE2-NEXT: andl $1, %eax
4405 ; SSE2-NEXT: orq %rcx, %rax
4406 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm3
4407 ; SSE2-NEXT: addss %xmm3, %xmm3
4408 ; SSE2-NEXT: .LBB76_6:
4409 ; SSE2-NEXT: movq %xmm2, %rax
4410 ; SSE2-NEXT: testq %rax, %rax
4411 ; SSE2-NEXT: js .LBB76_7
4412 ; SSE2-NEXT: # %bb.8:
4413 ; SSE2-NEXT: xorps %xmm0, %xmm0
4414 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
4415 ; SSE2-NEXT: jmp .LBB76_9
4416 ; SSE2-NEXT: .LBB76_7:
4417 ; SSE2-NEXT: movq %rax, %rcx
4418 ; SSE2-NEXT: shrq %rcx
4419 ; SSE2-NEXT: andl $1, %eax
4420 ; SSE2-NEXT: orq %rcx, %rax
4421 ; SSE2-NEXT: xorps %xmm0, %xmm0
4422 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
4423 ; SSE2-NEXT: addss %xmm0, %xmm0
4424 ; SSE2-NEXT: .LBB76_9:
4425 ; SSE2-NEXT: unpcklps {{.*#+}} xmm1 = xmm1[0],xmm3[0],xmm1[1],xmm3[1]
4426 ; SSE2-NEXT: pshufd {{.*#+}} xmm2 = xmm2[2,3,0,1]
4427 ; SSE2-NEXT: movq %xmm2, %rax
4428 ; SSE2-NEXT: testq %rax, %rax
4429 ; SSE2-NEXT: js .LBB76_10
4430 ; SSE2-NEXT: # %bb.11:
4431 ; SSE2-NEXT: xorps %xmm2, %xmm2
4432 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm2
4433 ; SSE2-NEXT: jmp .LBB76_12
4434 ; SSE2-NEXT: .LBB76_10:
4435 ; SSE2-NEXT: movq %rax, %rcx
4436 ; SSE2-NEXT: shrq %rcx
4437 ; SSE2-NEXT: andl $1, %eax
4438 ; SSE2-NEXT: orq %rcx, %rax
4439 ; SSE2-NEXT: xorps %xmm2, %xmm2
4440 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm2
4441 ; SSE2-NEXT: addss %xmm2, %xmm2
4442 ; SSE2-NEXT: .LBB76_12:
4443 ; SSE2-NEXT: unpcklps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[1],xmm2[1]
4444 ; SSE2-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
4445 ; SSE2-NEXT: retq
4446 ;
4447 ; SSE41-LABEL: uitofp_load_4i64_to_4f32:
4448 ; SSE41: # %bb.0:
4449 ; SSE41-NEXT: movdqa (%rdi), %xmm0
4450 ; SSE41-NEXT: movdqa 16(%rdi), %xmm1
4451 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
4452 ; SSE41-NEXT: testq %rax, %rax
4453 ; SSE41-NEXT: js .LBB76_1
4454 ; SSE41-NEXT: # %bb.2:
4455 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
4456 ; SSE41-NEXT: jmp .LBB76_3
4457 ; SSE41-NEXT: .LBB76_1:
4458 ; SSE41-NEXT: movq %rax, %rcx
4459 ; SSE41-NEXT: shrq %rcx
4460 ; SSE41-NEXT: andl $1, %eax
4461 ; SSE41-NEXT: orq %rcx, %rax
4462 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
4463 ; SSE41-NEXT: addss %xmm2, %xmm2
4464 ; SSE41-NEXT: .LBB76_3:
4465 ; SSE41-NEXT: movq %xmm0, %rax
4466 ; SSE41-NEXT: testq %rax, %rax
4467 ; SSE41-NEXT: js .LBB76_4
4468 ; SSE41-NEXT: # %bb.5:
4469 ; SSE41-NEXT: xorps %xmm0, %xmm0
4470 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
4471 ; SSE41-NEXT: jmp .LBB76_6
4472 ; SSE41-NEXT: .LBB76_4:
4473 ; SSE41-NEXT: movq %rax, %rcx
4474 ; SSE41-NEXT: shrq %rcx
4475 ; SSE41-NEXT: andl $1, %eax
4476 ; SSE41-NEXT: orq %rcx, %rax
4477 ; SSE41-NEXT: xorps %xmm0, %xmm0
4478 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
4479 ; SSE41-NEXT: addss %xmm0, %xmm0
4480 ; SSE41-NEXT: .LBB76_6:
4481 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[2,3]
4482 ; SSE41-NEXT: movq %xmm1, %rax
4483 ; SSE41-NEXT: testq %rax, %rax
4484 ; SSE41-NEXT: js .LBB76_7
4485 ; SSE41-NEXT: # %bb.8:
4486 ; SSE41-NEXT: xorps %xmm2, %xmm2
4487 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
4488 ; SSE41-NEXT: jmp .LBB76_9
4489 ; SSE41-NEXT: .LBB76_7:
4490 ; SSE41-NEXT: movq %rax, %rcx
4491 ; SSE41-NEXT: shrq %rcx
4492 ; SSE41-NEXT: andl $1, %eax
4493 ; SSE41-NEXT: orq %rcx, %rax
4494 ; SSE41-NEXT: xorps %xmm2, %xmm2
4495 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
4496 ; SSE41-NEXT: addss %xmm2, %xmm2
4497 ; SSE41-NEXT: .LBB76_9:
4498 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1],xmm2[0],xmm0[3]
4499 ; SSE41-NEXT: pextrq $1, %xmm1, %rax
4500 ; SSE41-NEXT: testq %rax, %rax
4501 ; SSE41-NEXT: js .LBB76_10
4502 ; SSE41-NEXT: # %bb.11:
4503 ; SSE41-NEXT: xorps %xmm1, %xmm1
4504 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
4505 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
4506 ; SSE41-NEXT: retq
4507 ; SSE41-NEXT: .LBB76_10:
4508 ; SSE41-NEXT: movq %rax, %rcx
4509 ; SSE41-NEXT: shrq %rcx
4510 ; SSE41-NEXT: andl $1, %eax
4511 ; SSE41-NEXT: orq %rcx, %rax
4512 ; SSE41-NEXT: xorps %xmm1, %xmm1
4513 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
4514 ; SSE41-NEXT: addss %xmm1, %xmm1
4515 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
4516 ; SSE41-NEXT: retq
4517 ;
4518 ; VEX-LABEL: uitofp_load_4i64_to_4f32:
4519 ; VEX: # %bb.0:
4520 ; VEX-NEXT: vmovdqa (%rdi), %xmm2
4521 ; VEX-NEXT: vmovdqa 16(%rdi), %xmm0
4522 ; VEX-NEXT: vpextrq $1, %xmm2, %rax
4523 ; VEX-NEXT: testq %rax, %rax
4524 ; VEX-NEXT: js .LBB76_1
4525 ; VEX-NEXT: # %bb.2:
4526 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
4527 ; VEX-NEXT: jmp .LBB76_3
4528 ; VEX-NEXT: .LBB76_1:
4529 ; VEX-NEXT: movq %rax, %rcx
4530 ; VEX-NEXT: shrq %rcx
4531 ; VEX-NEXT: andl $1, %eax
4532 ; VEX-NEXT: orq %rcx, %rax
4533 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm1, %xmm1
4534 ; VEX-NEXT: vaddss %xmm1, %xmm1, %xmm1
4535 ; VEX-NEXT: .LBB76_3:
4536 ; VEX-NEXT: vmovq %xmm2, %rax
4537 ; VEX-NEXT: testq %rax, %rax
4538 ; VEX-NEXT: js .LBB76_4
4539 ; VEX-NEXT: # %bb.5:
4540 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
4541 ; VEX-NEXT: jmp .LBB76_6
4542 ; VEX-NEXT: .LBB76_4:
4543 ; VEX-NEXT: movq %rax, %rcx
4544 ; VEX-NEXT: shrq %rcx
4545 ; VEX-NEXT: andl $1, %eax
4546 ; VEX-NEXT: orq %rcx, %rax
4547 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
4548 ; VEX-NEXT: vaddss %xmm2, %xmm2, %xmm2
4549 ; VEX-NEXT: .LBB76_6:
4550 ; VEX-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0],xmm1[0],xmm2[2,3]
4551 ; VEX-NEXT: vmovq %xmm0, %rax
4552 ; VEX-NEXT: testq %rax, %rax
4553 ; VEX-NEXT: js .LBB76_7
4554 ; VEX-NEXT: # %bb.8:
4555 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
4556 ; VEX-NEXT: jmp .LBB76_9
4557 ; VEX-NEXT: .LBB76_7:
4558 ; VEX-NEXT: movq %rax, %rcx
4559 ; VEX-NEXT: shrq %rcx
4560 ; VEX-NEXT: andl $1, %eax
4561 ; VEX-NEXT: orq %rcx, %rax
4562 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm2
4563 ; VEX-NEXT: vaddss %xmm2, %xmm2, %xmm2
4564 ; VEX-NEXT: .LBB76_9:
4565 ; VEX-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1],xmm2[0],xmm1[3]
4566 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
4567 ; VEX-NEXT: testq %rax, %rax
4568 ; VEX-NEXT: js .LBB76_10
4569 ; VEX-NEXT: # %bb.11:
4570 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
4571 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
4572 ; VEX-NEXT: retq
4573 ; VEX-NEXT: .LBB76_10:
4574 ; VEX-NEXT: movq %rax, %rcx
4575 ; VEX-NEXT: shrq %rcx
4576 ; VEX-NEXT: andl $1, %eax
4577 ; VEX-NEXT: orq %rcx, %rax
4578 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm3, %xmm0
4579 ; VEX-NEXT: vaddss %xmm0, %xmm0, %xmm0
4580 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm1[0,1,2],xmm0[0]
4581 ; VEX-NEXT: retq
4582 ;
4583 ; AVX512F-LABEL: uitofp_load_4i64_to_4f32:
4584 ; AVX512F: # %bb.0:
4585 ; AVX512F-NEXT: vmovdqa (%rdi), %xmm0
4586 ; AVX512F-NEXT: vmovdqa 16(%rdi), %xmm1
4587 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
4588 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm2
4589 ; AVX512F-NEXT: vmovq %xmm0, %rax
4590 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm0
4591 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[2,3]
4592 ; AVX512F-NEXT: vmovq %xmm1, %rax
4593 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm2
4594 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm2[0],xmm0[3]
4595 ; AVX512F-NEXT: vpextrq $1, %xmm1, %rax
4596 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm1
4597 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
4598 ; AVX512F-NEXT: retq
4599 ;
4600 ; AVX512VL-LABEL: uitofp_load_4i64_to_4f32:
4601 ; AVX512VL: # %bb.0:
4602 ; AVX512VL-NEXT: vmovdqa (%rdi), %xmm0
4603 ; AVX512VL-NEXT: vmovdqa 16(%rdi), %xmm1
4604 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
4605 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm2, %xmm2
4606 ; AVX512VL-NEXT: vmovq %xmm0, %rax
4607 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm0
4608 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[2,3]
4609 ; AVX512VL-NEXT: vmovq %xmm1, %rax
4610 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm2
4611 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm2[0],xmm0[3]
4612 ; AVX512VL-NEXT: vpextrq $1, %xmm1, %rax
4613 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm3, %xmm1
4614 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
4615 ; AVX512VL-NEXT: retq
4616 ;
4617 ; AVX512DQ-LABEL: uitofp_load_4i64_to_4f32:
4618 ; AVX512DQ: # %bb.0:
4619 ; AVX512DQ-NEXT: vmovaps (%rdi), %ymm0
4620 ; AVX512DQ-NEXT: vcvtuqq2ps %zmm0, %ymm0
4621 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $ymm0
4622 ; AVX512DQ-NEXT: vzeroupper
4623 ; AVX512DQ-NEXT: retq
4624 ;
4625 ; AVX512VLDQ-LABEL: uitofp_load_4i64_to_4f32:
4626 ; AVX512VLDQ: # %bb.0:
4627 ; AVX512VLDQ-NEXT: vcvtuqq2psy (%rdi), %xmm0
4628 ; AVX512VLDQ-NEXT: retq
4629 %ld = load <4 x i64>, <4 x i64> *%a
4630 %cvt = uitofp <4 x i64> %ld to <4 x float>
4631 ret <4 x float> %cvt
4632 }
4634 define <4 x float> @uitofp_load_4i32_to_4f32(<4 x i32> *%a) {
4635 ; SSE2-LABEL: uitofp_load_4i32_to_4f32:
4636 ; SSE2: # %bb.0:
4637 ; SSE2-NEXT: movdqa (%rdi), %xmm0
4638 ; SSE2-NEXT: movdqa {{.*#+}} xmm1 = [65535,65535,65535,65535]
4639 ; SSE2-NEXT: pand %xmm0, %xmm1
4640 ; SSE2-NEXT: por {{.*}}(%rip), %xmm1
4641 ; SSE2-NEXT: psrld $16, %xmm0
4642 ; SSE2-NEXT: por {{.*}}(%rip), %xmm0
4643 ; SSE2-NEXT: addps {{.*}}(%rip), %xmm0
4644 ; SSE2-NEXT: addps %xmm1, %xmm0
4645 ; SSE2-NEXT: retq
4646 ;
4647 ; SSE41-LABEL: uitofp_load_4i32_to_4f32:
4648 ; SSE41: # %bb.0:
4649 ; SSE41-NEXT: movdqa (%rdi), %xmm0
4650 ; SSE41-NEXT: movdqa {{.*#+}} xmm1 = [1258291200,1258291200,1258291200,1258291200]
4651 ; SSE41-NEXT: pblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
4652 ; SSE41-NEXT: psrld $16, %xmm0
4653 ; SSE41-NEXT: pblendw {{.*#+}} xmm0 = xmm0[0],mem[1],xmm0[2],mem[3],xmm0[4],mem[5],xmm0[6],mem[7]
4654 ; SSE41-NEXT: addps {{.*}}(%rip), %xmm0
4655 ; SSE41-NEXT: addps %xmm1, %xmm0
4656 ; SSE41-NEXT: retq
4657 ;
4658 ; AVX1-LABEL: uitofp_load_4i32_to_4f32:
4659 ; AVX1: # %bb.0:
4660 ; AVX1-NEXT: vmovdqa (%rdi), %xmm0
4661 ; AVX1-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0],mem[1],xmm0[2],mem[3],xmm0[4],mem[5],xmm0[6],mem[7]
4662 ; AVX1-NEXT: vpsrld $16, %xmm0, %xmm0
4663 ; AVX1-NEXT: vpblendw {{.*#+}} xmm0 = xmm0[0],mem[1],xmm0[2],mem[3],xmm0[4],mem[5],xmm0[6],mem[7]
4664 ; AVX1-NEXT: vaddps {{.*}}(%rip), %xmm0, %xmm0
4665 ; AVX1-NEXT: vaddps %xmm0, %xmm1, %xmm0
4666 ; AVX1-NEXT: retq
4667 ;
4668 ; AVX2-LABEL: uitofp_load_4i32_to_4f32:
4669 ; AVX2: # %bb.0:
4670 ; AVX2-NEXT: vmovdqa (%rdi), %xmm0
4671 ; AVX2-NEXT: vpbroadcastd {{.*#+}} xmm1 = [1258291200,1258291200,1258291200,1258291200]
4672 ; AVX2-NEXT: vpblendw {{.*#+}} xmm1 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
4673 ; AVX2-NEXT: vpsrld $16, %xmm0, %xmm0
4674 ; AVX2-NEXT: vpbroadcastd {{.*#+}} xmm2 = [1392508928,1392508928,1392508928,1392508928]
4675 ; AVX2-NEXT: vpblendw {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3],xmm0[4],xmm2[5],xmm0[6],xmm2[7]
4676 ; AVX2-NEXT: vbroadcastss {{.*#+}} xmm2 = [-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11]
4677 ; AVX2-NEXT: vaddps %xmm2, %xmm0, %xmm0
4678 ; AVX2-NEXT: vaddps %xmm0, %xmm1, %xmm0
4679 ; AVX2-NEXT: retq
4680 ;
4681 ; AVX512F-LABEL: uitofp_load_4i32_to_4f32:
4682 ; AVX512F: # %bb.0:
4683 ; AVX512F-NEXT: vmovaps (%rdi), %xmm0
4684 ; AVX512F-NEXT: vcvtudq2ps %zmm0, %zmm0
4685 ; AVX512F-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
4686 ; AVX512F-NEXT: vzeroupper
4687 ; AVX512F-NEXT: retq
4688 ;
4689 ; AVX512VL-LABEL: uitofp_load_4i32_to_4f32:
4690 ; AVX512VL: # %bb.0:
4691 ; AVX512VL-NEXT: vcvtudq2ps (%rdi), %xmm0
4692 ; AVX512VL-NEXT: retq
4693 ;
4694 ; AVX512DQ-LABEL: uitofp_load_4i32_to_4f32:
4695 ; AVX512DQ: # %bb.0:
4696 ; AVX512DQ-NEXT: vmovaps (%rdi), %xmm0
4697 ; AVX512DQ-NEXT: vcvtudq2ps %zmm0, %zmm0
4698 ; AVX512DQ-NEXT: # kill: def $xmm0 killed $xmm0 killed $zmm0
4699 ; AVX512DQ-NEXT: vzeroupper
4700 ; AVX512DQ-NEXT: retq
4701 ;
4702 ; AVX512VLDQ-LABEL: uitofp_load_4i32_to_4f32:
4703 ; AVX512VLDQ: # %bb.0:
4704 ; AVX512VLDQ-NEXT: vcvtudq2ps (%rdi), %xmm0
4705 ; AVX512VLDQ-NEXT: retq
4706 %ld = load <4 x i32>, <4 x i32> *%a
4707 %cvt = uitofp <4 x i32> %ld to <4 x float>
4708 ret <4 x float> %cvt
4709 }
4711 define <4 x float> @uitofp_load_4i16_to_4f32(<4 x i16> *%a) {
4712 ; SSE2-LABEL: uitofp_load_4i16_to_4f32:
4713 ; SSE2: # %bb.0:
4714 ; SSE2-NEXT: movq {{.*#+}} xmm0 = mem[0],zero
4715 ; SSE2-NEXT: pxor %xmm1, %xmm1
4716 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
4717 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
4718 ; SSE2-NEXT: retq
4719 ;
4720 ; SSE41-LABEL: uitofp_load_4i16_to_4f32:
4721 ; SSE41: # %bb.0:
4722 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
4723 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
4724 ; SSE41-NEXT: retq
4725 ;
4726 ; AVX-LABEL: uitofp_load_4i16_to_4f32:
4727 ; AVX: # %bb.0:
4728 ; AVX-NEXT: vpmovzxwd {{.*#+}} xmm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
4729 ; AVX-NEXT: vcvtdq2ps %xmm0, %xmm0
4730 ; AVX-NEXT: retq
4731 %ld = load <4 x i16>, <4 x i16> *%a
4732 %cvt = uitofp <4 x i16> %ld to <4 x float>
4733 ret <4 x float> %cvt
4734 }
4736 define <4 x float> @uitofp_load_4i8_to_4f32(<4 x i8> *%a) {
4737 ; SSE2-LABEL: uitofp_load_4i8_to_4f32:
4738 ; SSE2: # %bb.0:
4739 ; SSE2-NEXT: movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
4740 ; SSE2-NEXT: pxor %xmm1, %xmm1
4741 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
4742 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3]
4743 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
4744 ; SSE2-NEXT: retq
4745 ;
4746 ; SSE41-LABEL: uitofp_load_4i8_to_4f32:
4747 ; SSE41: # %bb.0:
4748 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
4749 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
4750 ; SSE41-NEXT: retq
4751 ;
4752 ; AVX-LABEL: uitofp_load_4i8_to_4f32:
4753 ; AVX: # %bb.0:
4754 ; AVX-NEXT: vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
4755 ; AVX-NEXT: vcvtdq2ps %xmm0, %xmm0
4756 ; AVX-NEXT: retq
4757 %ld = load <4 x i8>, <4 x i8> *%a
4758 %cvt = uitofp <4 x i8> %ld to <4 x float>
4759 ret <4 x float> %cvt
4760 }
4762 define <8 x float> @uitofp_load_8i64_to_8f32(<8 x i64> *%a) {
4763 ; SSE2-LABEL: uitofp_load_8i64_to_8f32:
4764 ; SSE2: # %bb.0:
4765 ; SSE2-NEXT: movdqa (%rdi), %xmm5
4766 ; SSE2-NEXT: movdqa 16(%rdi), %xmm0
4767 ; SSE2-NEXT: movdqa 32(%rdi), %xmm2
4768 ; SSE2-NEXT: movdqa 48(%rdi), %xmm1
4769 ; SSE2-NEXT: movq %xmm0, %rax
4770 ; SSE2-NEXT: testq %rax, %rax
4771 ; SSE2-NEXT: js .LBB80_1
4772 ; SSE2-NEXT: # %bb.2:
4773 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm3
4774 ; SSE2-NEXT: jmp .LBB80_3
4775 ; SSE2-NEXT: .LBB80_1:
4776 ; SSE2-NEXT: movq %rax, %rcx
4777 ; SSE2-NEXT: shrq %rcx
4778 ; SSE2-NEXT: andl $1, %eax
4779 ; SSE2-NEXT: orq %rcx, %rax
4780 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm3
4781 ; SSE2-NEXT: addss %xmm3, %xmm3
4782 ; SSE2-NEXT: .LBB80_3:
4783 ; SSE2-NEXT: pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
4784 ; SSE2-NEXT: movq %xmm0, %rax
4785 ; SSE2-NEXT: testq %rax, %rax
4786 ; SSE2-NEXT: js .LBB80_4
4787 ; SSE2-NEXT: # %bb.5:
4788 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm4
4789 ; SSE2-NEXT: jmp .LBB80_6
4790 ; SSE2-NEXT: .LBB80_4:
4791 ; SSE2-NEXT: movq %rax, %rcx
4792 ; SSE2-NEXT: shrq %rcx
4793 ; SSE2-NEXT: andl $1, %eax
4794 ; SSE2-NEXT: orq %rcx, %rax
4795 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm4
4796 ; SSE2-NEXT: addss %xmm4, %xmm4
4797 ; SSE2-NEXT: .LBB80_6:
4798 ; SSE2-NEXT: movq %xmm5, %rax
4799 ; SSE2-NEXT: testq %rax, %rax
4800 ; SSE2-NEXT: js .LBB80_7
4801 ; SSE2-NEXT: # %bb.8:
4802 ; SSE2-NEXT: xorps %xmm0, %xmm0
4803 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
4804 ; SSE2-NEXT: jmp .LBB80_9
4805 ; SSE2-NEXT: .LBB80_7:
4806 ; SSE2-NEXT: movq %rax, %rcx
4807 ; SSE2-NEXT: shrq %rcx
4808 ; SSE2-NEXT: andl $1, %eax
4809 ; SSE2-NEXT: orq %rcx, %rax
4810 ; SSE2-NEXT: xorps %xmm0, %xmm0
4811 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm0
4812 ; SSE2-NEXT: addss %xmm0, %xmm0
4813 ; SSE2-NEXT: .LBB80_9:
4814 ; SSE2-NEXT: pshufd {{.*#+}} xmm5 = xmm5[2,3,0,1]
4815 ; SSE2-NEXT: movq %xmm5, %rax
4816 ; SSE2-NEXT: testq %rax, %rax
4817 ; SSE2-NEXT: js .LBB80_10
4818 ; SSE2-NEXT: # %bb.11:
4819 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm6
4820 ; SSE2-NEXT: jmp .LBB80_12
4821 ; SSE2-NEXT: .LBB80_10:
4822 ; SSE2-NEXT: movq %rax, %rcx
4823 ; SSE2-NEXT: shrq %rcx
4824 ; SSE2-NEXT: andl $1, %eax
4825 ; SSE2-NEXT: orq %rcx, %rax
4826 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm6
4827 ; SSE2-NEXT: addss %xmm6, %xmm6
4828 ; SSE2-NEXT: .LBB80_12:
4829 ; SSE2-NEXT: movq %xmm1, %rax
4830 ; SSE2-NEXT: testq %rax, %rax
4831 ; SSE2-NEXT: js .LBB80_13
4832 ; SSE2-NEXT: # %bb.14:
4833 ; SSE2-NEXT: xorps %xmm5, %xmm5
4834 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm5
4835 ; SSE2-NEXT: jmp .LBB80_15
4836 ; SSE2-NEXT: .LBB80_13:
4837 ; SSE2-NEXT: movq %rax, %rcx
4838 ; SSE2-NEXT: shrq %rcx
4839 ; SSE2-NEXT: andl $1, %eax
4840 ; SSE2-NEXT: orq %rcx, %rax
4841 ; SSE2-NEXT: xorps %xmm5, %xmm5
4842 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm5
4843 ; SSE2-NEXT: addss %xmm5, %xmm5
4844 ; SSE2-NEXT: .LBB80_15:
4845 ; SSE2-NEXT: pshufd {{.*#+}} xmm1 = xmm1[2,3,0,1]
4846 ; SSE2-NEXT: movq %xmm1, %rax
4847 ; SSE2-NEXT: testq %rax, %rax
4848 ; SSE2-NEXT: js .LBB80_16
4849 ; SSE2-NEXT: # %bb.17:
4850 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm7
4851 ; SSE2-NEXT: jmp .LBB80_18
4852 ; SSE2-NEXT: .LBB80_16:
4853 ; SSE2-NEXT: movq %rax, %rcx
4854 ; SSE2-NEXT: shrq %rcx
4855 ; SSE2-NEXT: andl $1, %eax
4856 ; SSE2-NEXT: orq %rcx, %rax
4857 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm7
4858 ; SSE2-NEXT: addss %xmm7, %xmm7
4859 ; SSE2-NEXT: .LBB80_18:
4860 ; SSE2-NEXT: unpcklps {{.*#+}} xmm3 = xmm3[0],xmm4[0],xmm3[1],xmm4[1]
4861 ; SSE2-NEXT: unpcklps {{.*#+}} xmm0 = xmm0[0],xmm6[0],xmm0[1],xmm6[1]
4862 ; SSE2-NEXT: movq %xmm2, %rax
4863 ; SSE2-NEXT: testq %rax, %rax
4864 ; SSE2-NEXT: js .LBB80_19
4865 ; SSE2-NEXT: # %bb.20:
4866 ; SSE2-NEXT: xorps %xmm1, %xmm1
4867 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
4868 ; SSE2-NEXT: jmp .LBB80_21
4869 ; SSE2-NEXT: .LBB80_19:
4870 ; SSE2-NEXT: movq %rax, %rcx
4871 ; SSE2-NEXT: shrq %rcx
4872 ; SSE2-NEXT: andl $1, %eax
4873 ; SSE2-NEXT: orq %rcx, %rax
4874 ; SSE2-NEXT: xorps %xmm1, %xmm1
4875 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm1
4876 ; SSE2-NEXT: addss %xmm1, %xmm1
4877 ; SSE2-NEXT: .LBB80_21:
4878 ; SSE2-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm3[0]
4879 ; SSE2-NEXT: unpcklps {{.*#+}} xmm5 = xmm5[0],xmm7[0],xmm5[1],xmm7[1]
4880 ; SSE2-NEXT: pshufd {{.*#+}} xmm2 = xmm2[2,3,0,1]
4881 ; SSE2-NEXT: movq %xmm2, %rax
4882 ; SSE2-NEXT: testq %rax, %rax
4883 ; SSE2-NEXT: js .LBB80_22
4884 ; SSE2-NEXT: # %bb.23:
4885 ; SSE2-NEXT: xorps %xmm2, %xmm2
4886 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm2
4887 ; SSE2-NEXT: jmp .LBB80_24
4888 ; SSE2-NEXT: .LBB80_22:
4889 ; SSE2-NEXT: movq %rax, %rcx
4890 ; SSE2-NEXT: shrq %rcx
4891 ; SSE2-NEXT: andl $1, %eax
4892 ; SSE2-NEXT: orq %rcx, %rax
4893 ; SSE2-NEXT: xorps %xmm2, %xmm2
4894 ; SSE2-NEXT: cvtsi2ssq %rax, %xmm2
4895 ; SSE2-NEXT: addss %xmm2, %xmm2
4896 ; SSE2-NEXT: .LBB80_24:
4897 ; SSE2-NEXT: unpcklps {{.*#+}} xmm1 = xmm1[0],xmm2[0],xmm1[1],xmm2[1]
4898 ; SSE2-NEXT: movlhps {{.*#+}} xmm1 = xmm1[0],xmm5[0]
4899 ; SSE2-NEXT: retq
4900 ;
4901 ; SSE41-LABEL: uitofp_load_8i64_to_8f32:
4902 ; SSE41: # %bb.0:
4903 ; SSE41-NEXT: movdqa (%rdi), %xmm0
4904 ; SSE41-NEXT: movdqa 16(%rdi), %xmm4
4905 ; SSE41-NEXT: movdqa 32(%rdi), %xmm1
4906 ; SSE41-NEXT: movdqa 48(%rdi), %xmm2
4907 ; SSE41-NEXT: pextrq $1, %xmm0, %rax
4908 ; SSE41-NEXT: testq %rax, %rax
4909 ; SSE41-NEXT: js .LBB80_1
4910 ; SSE41-NEXT: # %bb.2:
4911 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm3
4912 ; SSE41-NEXT: jmp .LBB80_3
4913 ; SSE41-NEXT: .LBB80_1:
4914 ; SSE41-NEXT: movq %rax, %rcx
4915 ; SSE41-NEXT: shrq %rcx
4916 ; SSE41-NEXT: andl $1, %eax
4917 ; SSE41-NEXT: orq %rcx, %rax
4918 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm3
4919 ; SSE41-NEXT: addss %xmm3, %xmm3
4920 ; SSE41-NEXT: .LBB80_3:
4921 ; SSE41-NEXT: movq %xmm0, %rax
4922 ; SSE41-NEXT: testq %rax, %rax
4923 ; SSE41-NEXT: js .LBB80_4
4924 ; SSE41-NEXT: # %bb.5:
4925 ; SSE41-NEXT: xorps %xmm0, %xmm0
4926 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
4927 ; SSE41-NEXT: jmp .LBB80_6
4928 ; SSE41-NEXT: .LBB80_4:
4929 ; SSE41-NEXT: movq %rax, %rcx
4930 ; SSE41-NEXT: shrq %rcx
4931 ; SSE41-NEXT: andl $1, %eax
4932 ; SSE41-NEXT: orq %rcx, %rax
4933 ; SSE41-NEXT: xorps %xmm0, %xmm0
4934 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm0
4935 ; SSE41-NEXT: addss %xmm0, %xmm0
4936 ; SSE41-NEXT: .LBB80_6:
4937 ; SSE41-NEXT: movq %xmm4, %rax
4938 ; SSE41-NEXT: testq %rax, %rax
4939 ; SSE41-NEXT: js .LBB80_7
4940 ; SSE41-NEXT: # %bb.8:
4941 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm5
4942 ; SSE41-NEXT: jmp .LBB80_9
4943 ; SSE41-NEXT: .LBB80_7:
4944 ; SSE41-NEXT: movq %rax, %rcx
4945 ; SSE41-NEXT: shrq %rcx
4946 ; SSE41-NEXT: andl $1, %eax
4947 ; SSE41-NEXT: orq %rcx, %rax
4948 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm5
4949 ; SSE41-NEXT: addss %xmm5, %xmm5
4950 ; SSE41-NEXT: .LBB80_9:
4951 ; SSE41-NEXT: pextrq $1, %xmm4, %rax
4952 ; SSE41-NEXT: testq %rax, %rax
4953 ; SSE41-NEXT: js .LBB80_10
4954 ; SSE41-NEXT: # %bb.11:
4955 ; SSE41-NEXT: xorps %xmm4, %xmm4
4956 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm4
4957 ; SSE41-NEXT: jmp .LBB80_12
4958 ; SSE41-NEXT: .LBB80_10:
4959 ; SSE41-NEXT: movq %rax, %rcx
4960 ; SSE41-NEXT: shrq %rcx
4961 ; SSE41-NEXT: andl $1, %eax
4962 ; SSE41-NEXT: orq %rcx, %rax
4963 ; SSE41-NEXT: xorps %xmm4, %xmm4
4964 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm4
4965 ; SSE41-NEXT: addss %xmm4, %xmm4
4966 ; SSE41-NEXT: .LBB80_12:
4967 ; SSE41-NEXT: pextrq $1, %xmm1, %rax
4968 ; SSE41-NEXT: testq %rax, %rax
4969 ; SSE41-NEXT: js .LBB80_13
4970 ; SSE41-NEXT: # %bb.14:
4971 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm6
4972 ; SSE41-NEXT: jmp .LBB80_15
4973 ; SSE41-NEXT: .LBB80_13:
4974 ; SSE41-NEXT: movq %rax, %rcx
4975 ; SSE41-NEXT: shrq %rcx
4976 ; SSE41-NEXT: andl $1, %eax
4977 ; SSE41-NEXT: orq %rcx, %rax
4978 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm6
4979 ; SSE41-NEXT: addss %xmm6, %xmm6
4980 ; SSE41-NEXT: .LBB80_15:
4981 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0],xmm3[0],xmm0[2,3]
4982 ; SSE41-NEXT: movq %xmm1, %rax
4983 ; SSE41-NEXT: testq %rax, %rax
4984 ; SSE41-NEXT: js .LBB80_16
4985 ; SSE41-NEXT: # %bb.17:
4986 ; SSE41-NEXT: xorps %xmm1, %xmm1
4987 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
4988 ; SSE41-NEXT: jmp .LBB80_18
4989 ; SSE41-NEXT: .LBB80_16:
4990 ; SSE41-NEXT: movq %rax, %rcx
4991 ; SSE41-NEXT: shrq %rcx
4992 ; SSE41-NEXT: andl $1, %eax
4993 ; SSE41-NEXT: orq %rcx, %rax
4994 ; SSE41-NEXT: xorps %xmm1, %xmm1
4995 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm1
4996 ; SSE41-NEXT: addss %xmm1, %xmm1
4997 ; SSE41-NEXT: .LBB80_18:
4998 ; SSE41-NEXT: insertps {{.*#+}} xmm1 = xmm1[0],xmm6[0],xmm1[2,3]
4999 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1],xmm5[0],xmm0[3]
5000 ; SSE41-NEXT: movq %xmm2, %rax
5001 ; SSE41-NEXT: testq %rax, %rax
5002 ; SSE41-NEXT: js .LBB80_19
5003 ; SSE41-NEXT: # %bb.20:
5004 ; SSE41-NEXT: xorps %xmm3, %xmm3
5005 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm3
5006 ; SSE41-NEXT: jmp .LBB80_21
5007 ; SSE41-NEXT: .LBB80_19:
5008 ; SSE41-NEXT: movq %rax, %rcx
5009 ; SSE41-NEXT: shrq %rcx
5010 ; SSE41-NEXT: andl $1, %eax
5011 ; SSE41-NEXT: orq %rcx, %rax
5012 ; SSE41-NEXT: xorps %xmm3, %xmm3
5013 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm3
5014 ; SSE41-NEXT: addss %xmm3, %xmm3
5015 ; SSE41-NEXT: .LBB80_21:
5016 ; SSE41-NEXT: insertps {{.*#+}} xmm1 = xmm1[0,1],xmm3[0],xmm1[3]
5017 ; SSE41-NEXT: insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm4[0]
5018 ; SSE41-NEXT: pextrq $1, %xmm2, %rax
5019 ; SSE41-NEXT: testq %rax, %rax
5020 ; SSE41-NEXT: js .LBB80_22
5021 ; SSE41-NEXT: # %bb.23:
5022 ; SSE41-NEXT: xorps %xmm2, %xmm2
5023 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
5024 ; SSE41-NEXT: insertps {{.*#+}} xmm1 = xmm1[0,1,2],xmm2[0]
5025 ; SSE41-NEXT: retq
5026 ; SSE41-NEXT: .LBB80_22:
5027 ; SSE41-NEXT: movq %rax, %rcx
5028 ; SSE41-NEXT: shrq %rcx
5029 ; SSE41-NEXT: andl $1, %eax
5030 ; SSE41-NEXT: orq %rcx, %rax
5031 ; SSE41-NEXT: xorps %xmm2, %xmm2
5032 ; SSE41-NEXT: cvtsi2ssq %rax, %xmm2
5033 ; SSE41-NEXT: addss %xmm2, %xmm2
5034 ; SSE41-NEXT: insertps {{.*#+}} xmm1 = xmm1[0,1,2],xmm2[0]
5035 ; SSE41-NEXT: retq
5036 ;
5037 ; VEX-LABEL: uitofp_load_8i64_to_8f32:
5038 ; VEX: # %bb.0:
5039 ; VEX-NEXT: vmovdqa (%rdi), %xmm1
5040 ; VEX-NEXT: vmovdqa 16(%rdi), %xmm0
5041 ; VEX-NEXT: vmovdqa 32(%rdi), %xmm4
5042 ; VEX-NEXT: vmovdqa 48(%rdi), %xmm3
5043 ; VEX-NEXT: vpextrq $1, %xmm4, %rax
5044 ; VEX-NEXT: testq %rax, %rax
5045 ; VEX-NEXT: js .LBB80_1
5046 ; VEX-NEXT: # %bb.2:
5047 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
5048 ; VEX-NEXT: jmp .LBB80_3
5049 ; VEX-NEXT: .LBB80_1:
5050 ; VEX-NEXT: movq %rax, %rcx
5051 ; VEX-NEXT: shrq %rcx
5052 ; VEX-NEXT: andl $1, %eax
5053 ; VEX-NEXT: orq %rcx, %rax
5054 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm2, %xmm2
5055 ; VEX-NEXT: vaddss %xmm2, %xmm2, %xmm2
5056 ; VEX-NEXT: .LBB80_3:
5057 ; VEX-NEXT: vmovq %xmm4, %rax
5058 ; VEX-NEXT: testq %rax, %rax
5059 ; VEX-NEXT: js .LBB80_4
5060 ; VEX-NEXT: # %bb.5:
5061 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm5
5062 ; VEX-NEXT: jmp .LBB80_6
5063 ; VEX-NEXT: .LBB80_4:
5064 ; VEX-NEXT: movq %rax, %rcx
5065 ; VEX-NEXT: shrq %rcx
5066 ; VEX-NEXT: andl $1, %eax
5067 ; VEX-NEXT: orq %rcx, %rax
5068 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm5, %xmm4
5069 ; VEX-NEXT: vaddss %xmm4, %xmm4, %xmm5
5070 ; VEX-NEXT: .LBB80_6:
5071 ; VEX-NEXT: vmovq %xmm3, %rax
5072 ; VEX-NEXT: testq %rax, %rax
5073 ; VEX-NEXT: js .LBB80_7
5074 ; VEX-NEXT: # %bb.8:
5075 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm6, %xmm4
5076 ; VEX-NEXT: jmp .LBB80_9
5077 ; VEX-NEXT: .LBB80_7:
5078 ; VEX-NEXT: movq %rax, %rcx
5079 ; VEX-NEXT: shrq %rcx
5080 ; VEX-NEXT: andl $1, %eax
5081 ; VEX-NEXT: orq %rcx, %rax
5082 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm6, %xmm4
5083 ; VEX-NEXT: vaddss %xmm4, %xmm4, %xmm4
5084 ; VEX-NEXT: .LBB80_9:
5085 ; VEX-NEXT: vpextrq $1, %xmm3, %rax
5086 ; VEX-NEXT: testq %rax, %rax
5087 ; VEX-NEXT: js .LBB80_10
5088 ; VEX-NEXT: # %bb.11:
5089 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm6, %xmm3
5090 ; VEX-NEXT: jmp .LBB80_12
5091 ; VEX-NEXT: .LBB80_10:
5092 ; VEX-NEXT: movq %rax, %rcx
5093 ; VEX-NEXT: shrq %rcx
5094 ; VEX-NEXT: andl $1, %eax
5095 ; VEX-NEXT: orq %rcx, %rax
5096 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm6, %xmm3
5097 ; VEX-NEXT: vaddss %xmm3, %xmm3, %xmm3
5098 ; VEX-NEXT: .LBB80_12:
5099 ; VEX-NEXT: vpextrq $1, %xmm1, %rax
5100 ; VEX-NEXT: testq %rax, %rax
5101 ; VEX-NEXT: js .LBB80_13
5102 ; VEX-NEXT: # %bb.14:
5103 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm6, %xmm6
5104 ; VEX-NEXT: jmp .LBB80_15
5105 ; VEX-NEXT: .LBB80_13:
5106 ; VEX-NEXT: movq %rax, %rcx
5107 ; VEX-NEXT: shrq %rcx
5108 ; VEX-NEXT: andl $1, %eax
5109 ; VEX-NEXT: orq %rcx, %rax
5110 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm6, %xmm6
5111 ; VEX-NEXT: vaddss %xmm6, %xmm6, %xmm6
5112 ; VEX-NEXT: .LBB80_15:
5113 ; VEX-NEXT: vinsertps {{.*#+}} xmm2 = xmm5[0],xmm2[0],xmm5[2,3]
5114 ; VEX-NEXT: vmovq %xmm1, %rax
5115 ; VEX-NEXT: testq %rax, %rax
5116 ; VEX-NEXT: js .LBB80_16
5117 ; VEX-NEXT: # %bb.17:
5118 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm7, %xmm1
5119 ; VEX-NEXT: jmp .LBB80_18
5120 ; VEX-NEXT: .LBB80_16:
5121 ; VEX-NEXT: movq %rax, %rcx
5122 ; VEX-NEXT: shrq %rcx
5123 ; VEX-NEXT: andl $1, %eax
5124 ; VEX-NEXT: orq %rcx, %rax
5125 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm7, %xmm1
5126 ; VEX-NEXT: vaddss %xmm1, %xmm1, %xmm1
5127 ; VEX-NEXT: .LBB80_18:
5128 ; VEX-NEXT: vinsertps {{.*#+}} xmm5 = xmm1[0],xmm6[0],xmm1[2,3]
5129 ; VEX-NEXT: vinsertps {{.*#+}} xmm1 = xmm2[0,1],xmm4[0],xmm2[3]
5130 ; VEX-NEXT: vmovq %xmm0, %rax
5131 ; VEX-NEXT: testq %rax, %rax
5132 ; VEX-NEXT: js .LBB80_19
5133 ; VEX-NEXT: # %bb.20:
5134 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm7, %xmm2
5135 ; VEX-NEXT: jmp .LBB80_21
5136 ; VEX-NEXT: .LBB80_19:
5137 ; VEX-NEXT: movq %rax, %rcx
5138 ; VEX-NEXT: shrq %rcx
5139 ; VEX-NEXT: andl $1, %eax
5140 ; VEX-NEXT: orq %rcx, %rax
5141 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm7, %xmm2
5142 ; VEX-NEXT: vaddss %xmm2, %xmm2, %xmm2
5143 ; VEX-NEXT: .LBB80_21:
5144 ; VEX-NEXT: vinsertps {{.*#+}} xmm2 = xmm5[0,1],xmm2[0],xmm5[3]
5145 ; VEX-NEXT: vinsertps {{.*#+}} xmm1 = xmm1[0,1,2],xmm3[0]
5146 ; VEX-NEXT: vpextrq $1, %xmm0, %rax
5147 ; VEX-NEXT: testq %rax, %rax
5148 ; VEX-NEXT: js .LBB80_22
5149 ; VEX-NEXT: # %bb.23:
5150 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm7, %xmm0
5151 ; VEX-NEXT: jmp .LBB80_24
5152 ; VEX-NEXT: .LBB80_22:
5153 ; VEX-NEXT: movq %rax, %rcx
5154 ; VEX-NEXT: shrq %rcx
5155 ; VEX-NEXT: andl $1, %eax
5156 ; VEX-NEXT: orq %rcx, %rax
5157 ; VEX-NEXT: vcvtsi2ssq %rax, %xmm7, %xmm0
5158 ; VEX-NEXT: vaddss %xmm0, %xmm0, %xmm0
5159 ; VEX-NEXT: .LBB80_24:
5160 ; VEX-NEXT: vinsertps {{.*#+}} xmm0 = xmm2[0,1,2],xmm0[0]
5161 ; VEX-NEXT: vinsertf128 $1, %xmm1, %ymm0, %ymm0
5162 ; VEX-NEXT: retq
5163 ;
5164 ; AVX512F-LABEL: uitofp_load_8i64_to_8f32:
5165 ; AVX512F: # %bb.0:
5166 ; AVX512F-NEXT: vmovdqa (%rdi), %xmm0
5167 ; AVX512F-NEXT: vmovdqa 16(%rdi), %xmm1
5168 ; AVX512F-NEXT: vmovdqa 32(%rdi), %xmm2
5169 ; AVX512F-NEXT: vmovdqa 48(%rdi), %xmm3
5170 ; AVX512F-NEXT: vpextrq $1, %xmm2, %rax
5171 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm4, %xmm4
5172 ; AVX512F-NEXT: vmovq %xmm2, %rax
5173 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm2
5174 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0],xmm4[0],xmm2[2,3]
5175 ; AVX512F-NEXT: vmovq %xmm3, %rax
5176 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm4
5177 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1],xmm4[0],xmm2[3]
5178 ; AVX512F-NEXT: vpextrq $1, %xmm3, %rax
5179 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm3
5180 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1,2],xmm3[0]
5181 ; AVX512F-NEXT: vpextrq $1, %xmm0, %rax
5182 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm3
5183 ; AVX512F-NEXT: vmovq %xmm0, %rax
5184 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm0
5185 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm3[0],xmm0[2,3]
5186 ; AVX512F-NEXT: vmovq %xmm1, %rax
5187 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm3
5188 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm3[0],xmm0[3]
5189 ; AVX512F-NEXT: vpextrq $1, %xmm1, %rax
5190 ; AVX512F-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm1
5191 ; AVX512F-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
5192 ; AVX512F-NEXT: vinsertf128 $1, %xmm2, %ymm0, %ymm0
5193 ; AVX512F-NEXT: retq
5194 ;
5195 ; AVX512VL-LABEL: uitofp_load_8i64_to_8f32:
5196 ; AVX512VL: # %bb.0:
5197 ; AVX512VL-NEXT: vmovdqa (%rdi), %xmm0
5198 ; AVX512VL-NEXT: vmovdqa 16(%rdi), %xmm1
5199 ; AVX512VL-NEXT: vmovdqa 32(%rdi), %xmm2
5200 ; AVX512VL-NEXT: vmovdqa 48(%rdi), %xmm3
5201 ; AVX512VL-NEXT: vpextrq $1, %xmm2, %rax
5202 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm4, %xmm4
5203 ; AVX512VL-NEXT: vmovq %xmm2, %rax
5204 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm2
5205 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0],xmm4[0],xmm2[2,3]
5206 ; AVX512VL-NEXT: vmovq %xmm3, %rax
5207 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm4
5208 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1],xmm4[0],xmm2[3]
5209 ; AVX512VL-NEXT: vpextrq $1, %xmm3, %rax
5210 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm3
5211 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm2 = xmm2[0,1,2],xmm3[0]
5212 ; AVX512VL-NEXT: vpextrq $1, %xmm0, %rax
5213 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm3
5214 ; AVX512VL-NEXT: vmovq %xmm0, %rax
5215 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm0
5216 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0],xmm3[0],xmm0[2,3]
5217 ; AVX512VL-NEXT: vmovq %xmm1, %rax
5218 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm3
5219 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm3[0],xmm0[3]
5220 ; AVX512VL-NEXT: vpextrq $1, %xmm1, %rax
5221 ; AVX512VL-NEXT: vcvtusi2ssq %rax, %xmm5, %xmm1
5222 ; AVX512VL-NEXT: vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
5223 ; AVX512VL-NEXT: vinsertf128 $1, %xmm2, %ymm0, %ymm0
5224 ; AVX512VL-NEXT: retq
5225 ;
5226 ; AVX512DQ-LABEL: uitofp_load_8i64_to_8f32:
5227 ; AVX512DQ: # %bb.0:
5228 ; AVX512DQ-NEXT: vcvtuqq2ps (%rdi), %ymm0
5229 ; AVX512DQ-NEXT: retq
5230 ;
5231 ; AVX512VLDQ-LABEL: uitofp_load_8i64_to_8f32:
5232 ; AVX512VLDQ: # %bb.0:
5233 ; AVX512VLDQ-NEXT: vcvtuqq2ps (%rdi), %ymm0
5234 ; AVX512VLDQ-NEXT: retq
5235 %ld = load <8 x i64>, <8 x i64> *%a
5236 %cvt = uitofp <8 x i64> %ld to <8 x float>
5237 ret <8 x float> %cvt
5238 }
5240 define <8 x float> @uitofp_load_8i32_to_8f32(<8 x i32> *%a) {
5241 ; SSE2-LABEL: uitofp_load_8i32_to_8f32:
5242 ; SSE2: # %bb.0:
5243 ; SSE2-NEXT: movdqa (%rdi), %xmm0
5244 ; SSE2-NEXT: movdqa 16(%rdi), %xmm1
5245 ; SSE2-NEXT: movdqa {{.*#+}} xmm2 = [65535,65535,65535,65535]
5246 ; SSE2-NEXT: movdqa %xmm0, %xmm3
5247 ; SSE2-NEXT: pand %xmm2, %xmm3
5248 ; SSE2-NEXT: movdqa {{.*#+}} xmm4 = [1258291200,1258291200,1258291200,1258291200]
5249 ; SSE2-NEXT: por %xmm4, %xmm3
5250 ; SSE2-NEXT: psrld $16, %xmm0
5251 ; SSE2-NEXT: movdqa {{.*#+}} xmm5 = [1392508928,1392508928,1392508928,1392508928]
5252 ; SSE2-NEXT: por %xmm5, %xmm0
5253 ; SSE2-NEXT: movaps {{.*#+}} xmm6 = [-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11]
5254 ; SSE2-NEXT: addps %xmm6, %xmm0
5255 ; SSE2-NEXT: addps %xmm3, %xmm0
5256 ; SSE2-NEXT: pand %xmm1, %xmm2
5257 ; SSE2-NEXT: por %xmm4, %xmm2
5258 ; SSE2-NEXT: psrld $16, %xmm1
5259 ; SSE2-NEXT: por %xmm5, %xmm1
5260 ; SSE2-NEXT: addps %xmm6, %xmm1
5261 ; SSE2-NEXT: addps %xmm2, %xmm1
5262 ; SSE2-NEXT: retq
5263 ;
5264 ; SSE41-LABEL: uitofp_load_8i32_to_8f32:
5265 ; SSE41: # %bb.0:
5266 ; SSE41-NEXT: movdqa (%rdi), %xmm0
5267 ; SSE41-NEXT: movdqa 16(%rdi), %xmm1
5268 ; SSE41-NEXT: movdqa {{.*#+}} xmm2 = [1258291200,1258291200,1258291200,1258291200]
5269 ; SSE41-NEXT: movdqa %xmm0, %xmm3
5270 ; SSE41-NEXT: pblendw {{.*#+}} xmm3 = xmm3[0],xmm2[1],xmm3[2],xmm2[3],xmm3[4],xmm2[5],xmm3[6],xmm2[7]
5271 ; SSE41-NEXT: psrld $16, %xmm0
5272 ; SSE41-NEXT: movdqa {{.*#+}} xmm4 = [1392508928,1392508928,1392508928,1392508928]
5273 ; SSE41-NEXT: pblendw {{.*#+}} xmm0 = xmm0[0],xmm4[1],xmm0[2],xmm4[3],xmm0[4],xmm4[5],xmm0[6],xmm4[7]
5274 ; SSE41-NEXT: movaps {{.*#+}} xmm5 = [-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11]
5275 ; SSE41-NEXT: addps %xmm5, %xmm0
5276 ; SSE41-NEXT: addps %xmm3, %xmm0
5277 ; SSE41-NEXT: pblendw {{.*#+}} xmm2 = xmm1[0],xmm2[1],xmm1[2],xmm2[3],xmm1[4],xmm2[5],xmm1[6],xmm2[7]
5278 ; SSE41-NEXT: psrld $16, %xmm1
5279 ; SSE41-NEXT: pblendw {{.*#+}} xmm1 = xmm1[0],xmm4[1],xmm1[2],xmm4[3],xmm1[4],xmm4[5],xmm1[6],xmm4[7]
5280 ; SSE41-NEXT: addps %xmm5, %xmm1
5281 ; SSE41-NEXT: addps %xmm2, %xmm1
5282 ; SSE41-NEXT: retq
5283 ;
5284 ; AVX1-LABEL: uitofp_load_8i32_to_8f32:
5285 ; AVX1: # %bb.0:
5286 ; AVX1-NEXT: vmovaps (%rdi), %ymm0
5287 ; AVX1-NEXT: vmovdqa (%rdi), %xmm1
5288 ; AVX1-NEXT: vmovdqa 16(%rdi), %xmm2
5289 ; AVX1-NEXT: vpsrld $16, %xmm1, %xmm1
5290 ; AVX1-NEXT: vpsrld $16, %xmm2, %xmm2
5291 ; AVX1-NEXT: vinsertf128 $1, %xmm2, %ymm1, %ymm1
5292 ; AVX1-NEXT: vcvtdq2ps %ymm1, %ymm1
5293 ; AVX1-NEXT: vmulps {{.*}}(%rip), %ymm1, %ymm1
5294 ; AVX1-NEXT: vandps {{.*}}(%rip), %ymm0, %ymm0
5295 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
5296 ; AVX1-NEXT: vaddps %ymm0, %ymm1, %ymm0
5297 ; AVX1-NEXT: retq
5298 ;
5299 ; AVX2-LABEL: uitofp_load_8i32_to_8f32:
5300 ; AVX2: # %bb.0:
5301 ; AVX2-NEXT: vmovdqa (%rdi), %ymm0
5302 ; AVX2-NEXT: vpbroadcastd {{.*#+}} ymm1 = [1258291200,1258291200,1258291200,1258291200,1258291200,1258291200,1258291200,1258291200]
5303 ; AVX2-NEXT: vpblendw {{.*#+}} ymm1 = ymm0[0],ymm1[1],ymm0[2],ymm1[3],ymm0[4],ymm1[5],ymm0[6],ymm1[7],ymm0[8],ymm1[9],ymm0[10],ymm1[11],ymm0[12],ymm1[13],ymm0[14],ymm1[15]
5304 ; AVX2-NEXT: vpsrld $16, %ymm0, %ymm0
5305 ; AVX2-NEXT: vpbroadcastd {{.*#+}} ymm2 = [1392508928,1392508928,1392508928,1392508928,1392508928,1392508928,1392508928,1392508928]
5306 ; AVX2-NEXT: vpblendw {{.*#+}} ymm0 = ymm0[0],ymm2[1],ymm0[2],ymm2[3],ymm0[4],ymm2[5],ymm0[6],ymm2[7],ymm0[8],ymm2[9],ymm0[10],ymm2[11],ymm0[12],ymm2[13],ymm0[14],ymm2[15]
5307 ; AVX2-NEXT: vbroadcastss {{.*#+}} ymm2 = [-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11,-5.49764202E+11]
5308 ; AVX2-NEXT: vaddps %ymm2, %ymm0, %ymm0
5309 ; AVX2-NEXT: vaddps %ymm0, %ymm1, %ymm0
5310 ; AVX2-NEXT: retq
5311 ;
5312 ; AVX512F-LABEL: uitofp_load_8i32_to_8f32:
5313 ; AVX512F: # %bb.0:
5314 ; AVX512F-NEXT: vmovaps (%rdi), %ymm0
5315 ; AVX512F-NEXT: vcvtudq2ps %zmm0, %zmm0
5316 ; AVX512F-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
5317 ; AVX512F-NEXT: retq
5318 ;
5319 ; AVX512VL-LABEL: uitofp_load_8i32_to_8f32:
5320 ; AVX512VL: # %bb.0:
5321 ; AVX512VL-NEXT: vcvtudq2ps (%rdi), %ymm0
5322 ; AVX512VL-NEXT: retq
5323 ;
5324 ; AVX512DQ-LABEL: uitofp_load_8i32_to_8f32:
5325 ; AVX512DQ: # %bb.0:
5326 ; AVX512DQ-NEXT: vmovaps (%rdi), %ymm0
5327 ; AVX512DQ-NEXT: vcvtudq2ps %zmm0, %zmm0
5328 ; AVX512DQ-NEXT: # kill: def $ymm0 killed $ymm0 killed $zmm0
5329 ; AVX512DQ-NEXT: retq
5330 ;
5331 ; AVX512VLDQ-LABEL: uitofp_load_8i32_to_8f32:
5332 ; AVX512VLDQ: # %bb.0:
5333 ; AVX512VLDQ-NEXT: vcvtudq2ps (%rdi), %ymm0
5334 ; AVX512VLDQ-NEXT: retq
5335 %ld = load <8 x i32>, <8 x i32> *%a
5336 %cvt = uitofp <8 x i32> %ld to <8 x float>
5337 ret <8 x float> %cvt
5338 }
5340 define <8 x float> @uitofp_load_8i16_to_8f32(<8 x i16> *%a) {
5341 ; SSE2-LABEL: uitofp_load_8i16_to_8f32:
5342 ; SSE2: # %bb.0:
5343 ; SSE2-NEXT: movdqa (%rdi), %xmm1
5344 ; SSE2-NEXT: pxor %xmm2, %xmm2
5345 ; SSE2-NEXT: movdqa %xmm1, %xmm0
5346 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[1],xmm2[1],xmm0[2],xmm2[2],xmm0[3],xmm2[3]
5347 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
5348 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm1 = xmm1[4],xmm2[4],xmm1[5],xmm2[5],xmm1[6],xmm2[6],xmm1[7],xmm2[7]
5349 ; SSE2-NEXT: cvtdq2ps %xmm1, %xmm1
5350 ; SSE2-NEXT: retq
5351 ;
5352 ; SSE41-LABEL: uitofp_load_8i16_to_8f32:
5353 ; SSE41: # %bb.0:
5354 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm1 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
5355 ; SSE41-NEXT: pmovzxwd {{.*#+}} xmm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
5356 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
5357 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm1
5358 ; SSE41-NEXT: retq
5359 ;
5360 ; AVX1-LABEL: uitofp_load_8i16_to_8f32:
5361 ; AVX1: # %bb.0:
5362 ; AVX1-NEXT: vpmovzxwd {{.*#+}} xmm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
5363 ; AVX1-NEXT: vpmovzxwd {{.*#+}} xmm1 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero
5364 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
5365 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
5366 ; AVX1-NEXT: retq
5367 ;
5368 ; AVX2-LABEL: uitofp_load_8i16_to_8f32:
5369 ; AVX2: # %bb.0:
5370 ; AVX2-NEXT: vpmovzxwd {{.*#+}} ymm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero,mem[4],zero,mem[5],zero,mem[6],zero,mem[7],zero
5371 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
5372 ; AVX2-NEXT: retq
5373 ;
5374 ; AVX512-LABEL: uitofp_load_8i16_to_8f32:
5375 ; AVX512: # %bb.0:
5376 ; AVX512-NEXT: vpmovzxwd {{.*#+}} ymm0 = mem[0],zero,mem[1],zero,mem[2],zero,mem[3],zero,mem[4],zero,mem[5],zero,mem[6],zero,mem[7],zero
5377 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
5378 ; AVX512-NEXT: retq
5379 %ld = load <8 x i16>, <8 x i16> *%a
5380 %cvt = uitofp <8 x i16> %ld to <8 x float>
5381 ret <8 x float> %cvt
5382 }
5384 define <8 x float> @uitofp_load_8i8_to_8f32(<8 x i8> *%a) {
5385 ; SSE2-LABEL: uitofp_load_8i8_to_8f32:
5386 ; SSE2: # %bb.0:
5387 ; SSE2-NEXT: movq {{.*#+}} xmm1 = mem[0],zero
5388 ; SSE2-NEXT: pxor %xmm2, %xmm2
5389 ; SSE2-NEXT: punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm2[0],xmm1[1],xmm2[1],xmm1[2],xmm2[2],xmm1[3],xmm2[3],xmm1[4],xmm2[4],xmm1[5],xmm2[5],xmm1[6],xmm2[6],xmm1[7],xmm2[7]
5390 ; SSE2-NEXT: movdqa %xmm1, %xmm0
5391 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[1],xmm2[1],xmm0[2],xmm2[2],xmm0[3],xmm2[3]
5392 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
5393 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm1 = xmm1[4],xmm2[4],xmm1[5],xmm2[5],xmm1[6],xmm2[6],xmm1[7],xmm2[7]
5394 ; SSE2-NEXT: cvtdq2ps %xmm1, %xmm1
5395 ; SSE2-NEXT: retq
5396 ;
5397 ; SSE41-LABEL: uitofp_load_8i8_to_8f32:
5398 ; SSE41: # %bb.0:
5399 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
5400 ; SSE41-NEXT: pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
5401 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
5402 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm1
5403 ; SSE41-NEXT: retq
5404 ;
5405 ; AVX1-LABEL: uitofp_load_8i8_to_8f32:
5406 ; AVX1: # %bb.0:
5407 ; AVX1-NEXT: vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
5408 ; AVX1-NEXT: vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
5409 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
5410 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
5411 ; AVX1-NEXT: retq
5412 ;
5413 ; AVX2-LABEL: uitofp_load_8i8_to_8f32:
5414 ; AVX2: # %bb.0:
5415 ; AVX2-NEXT: vpmovzxbd {{.*#+}} ymm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero,mem[4],zero,zero,zero,mem[5],zero,zero,zero,mem[6],zero,zero,zero,mem[7],zero,zero,zero
5416 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
5417 ; AVX2-NEXT: retq
5418 ;
5419 ; AVX512-LABEL: uitofp_load_8i8_to_8f32:
5420 ; AVX512: # %bb.0:
5421 ; AVX512-NEXT: vpmovzxbd {{.*#+}} ymm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero,mem[4],zero,zero,zero,mem[5],zero,zero,zero,mem[6],zero,zero,zero,mem[7],zero,zero,zero
5422 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
5423 ; AVX512-NEXT: retq
5424 %ld = load <8 x i8>, <8 x i8> *%a
5425 %cvt = uitofp <8 x i8> %ld to <8 x float>
5426 ret <8 x float> %cvt
5427 }
5429 ;
5430 ; Aggregates
5431 ;
5433 %Arguments = type <{ <8 x i8>, <8 x i16>, <8 x float>* }>
5434 define void @aggregate_sitofp_8i16_to_8f32(%Arguments* nocapture readonly %a0) {
5435 ; SSE2-LABEL: aggregate_sitofp_8i16_to_8f32:
5436 ; SSE2: # %bb.0:
5437 ; SSE2-NEXT: movq 24(%rdi), %rax
5438 ; SSE2-NEXT: movdqu 8(%rdi), %xmm0
5439 ; SSE2-NEXT: punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
5440 ; SSE2-NEXT: psrad $16, %xmm1
5441 ; SSE2-NEXT: cvtdq2ps %xmm1, %xmm1
5442 ; SSE2-NEXT: punpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
5443 ; SSE2-NEXT: psrad $16, %xmm0
5444 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
5445 ; SSE2-NEXT: movaps %xmm0, 16(%rax)
5446 ; SSE2-NEXT: movaps %xmm1, (%rax)
5447 ; SSE2-NEXT: retq
5448 ;
5449 ; SSE41-LABEL: aggregate_sitofp_8i16_to_8f32:
5450 ; SSE41: # %bb.0:
5451 ; SSE41-NEXT: movq 24(%rdi), %rax
5452 ; SSE41-NEXT: pmovsxwd 16(%rdi), %xmm0
5453 ; SSE41-NEXT: pmovsxwd 8(%rdi), %xmm1
5454 ; SSE41-NEXT: cvtdq2ps %xmm1, %xmm1
5455 ; SSE41-NEXT: cvtdq2ps %xmm0, %xmm0
5456 ; SSE41-NEXT: movaps %xmm0, 16(%rax)
5457 ; SSE41-NEXT: movaps %xmm1, (%rax)
5458 ; SSE41-NEXT: retq
5459 ;
5460 ; AVX1-LABEL: aggregate_sitofp_8i16_to_8f32:
5461 ; AVX1: # %bb.0:
5462 ; AVX1-NEXT: movq 24(%rdi), %rax
5463 ; AVX1-NEXT: vpmovsxwd 16(%rdi), %xmm0
5464 ; AVX1-NEXT: vpmovsxwd 8(%rdi), %xmm1
5465 ; AVX1-NEXT: vinsertf128 $1, %xmm0, %ymm1, %ymm0
5466 ; AVX1-NEXT: vcvtdq2ps %ymm0, %ymm0
5467 ; AVX1-NEXT: vmovaps %ymm0, (%rax)
5468 ; AVX1-NEXT: vzeroupper
5469 ; AVX1-NEXT: retq
5470 ;
5471 ; AVX2-LABEL: aggregate_sitofp_8i16_to_8f32:
5472 ; AVX2: # %bb.0:
5473 ; AVX2-NEXT: movq 24(%rdi), %rax
5474 ; AVX2-NEXT: vpmovsxwd 8(%rdi), %ymm0
5475 ; AVX2-NEXT: vcvtdq2ps %ymm0, %ymm0
5476 ; AVX2-NEXT: vmovaps %ymm0, (%rax)
5477 ; AVX2-NEXT: vzeroupper
5478 ; AVX2-NEXT: retq
5479 ;
5480 ; AVX512-LABEL: aggregate_sitofp_8i16_to_8f32:
5481 ; AVX512: # %bb.0:
5482 ; AVX512-NEXT: movq 24(%rdi), %rax
5483 ; AVX512-NEXT: vpmovsxwd 8(%rdi), %ymm0
5484 ; AVX512-NEXT: vcvtdq2ps %ymm0, %ymm0
5485 ; AVX512-NEXT: vmovaps %ymm0, (%rax)
5486 ; AVX512-NEXT: vzeroupper
5487 ; AVX512-NEXT: retq
5488 %1 = load %Arguments, %Arguments* %a0, align 1
5489 %2 = extractvalue %Arguments %1, 1
5490 %3 = extractvalue %Arguments %1, 2
5491 %4 = sitofp <8 x i16> %2 to <8 x float>
5492 store <8 x float> %4, <8 x float>* %3, align 32
5493 ret void
5494 }
5496 define <2 x double> @sitofp_i32_to_2f64(<2 x double> %a0, i32 %a1) nounwind {
5497 ; SSE-LABEL: sitofp_i32_to_2f64:
5498 ; SSE: # %bb.0:
5499 ; SSE-NEXT: cvtsi2sdl %edi, %xmm0
5500 ; SSE-NEXT: retq
5501 ;
5502 ; AVX-LABEL: sitofp_i32_to_2f64:
5503 ; AVX: # %bb.0:
5504 ; AVX-NEXT: vcvtsi2sdl %edi, %xmm0, %xmm0
5505 ; AVX-NEXT: retq
5506 %cvt = sitofp i32 %a1 to double
5507 %res = insertelement <2 x double> %a0, double %cvt, i32 0
5508 ret <2 x double> %res
5509 }
5511 define <4 x float> @sitofp_i32_to_4f32(<4 x float> %a0, i32 %a1) nounwind {
5512 ; SSE-LABEL: sitofp_i32_to_4f32:
5513 ; SSE: # %bb.0:
5514 ; SSE-NEXT: cvtsi2ssl %edi, %xmm0
5515 ; SSE-NEXT: retq
5516 ;
5517 ; AVX-LABEL: sitofp_i32_to_4f32:
5518 ; AVX: # %bb.0:
5519 ; AVX-NEXT: vcvtsi2ssl %edi, %xmm0, %xmm0
5520 ; AVX-NEXT: retq
5521 %cvt = sitofp i32 %a1 to float
5522 %res = insertelement <4 x float> %a0, float %cvt, i32 0
5523 ret <4 x float> %res
5524 }
5526 define <2 x double> @sitofp_i64_to_2f64(<2 x double> %a0, i64 %a1) nounwind {
5527 ; SSE-LABEL: sitofp_i64_to_2f64:
5528 ; SSE: # %bb.0:
5529 ; SSE-NEXT: cvtsi2sdq %rdi, %xmm0
5530 ; SSE-NEXT: retq
5531 ;
5532 ; AVX-LABEL: sitofp_i64_to_2f64:
5533 ; AVX: # %bb.0:
5534 ; AVX-NEXT: vcvtsi2sdq %rdi, %xmm0, %xmm0
5535 ; AVX-NEXT: retq
5536 %cvt = sitofp i64 %a1 to double
5537 %res = insertelement <2 x double> %a0, double %cvt, i32 0
5538 ret <2 x double> %res
5539 }
5541 define <4 x float> @sitofp_i64_to_4f32(<4 x float> %a0, i64 %a1) nounwind {
5542 ; SSE-LABEL: sitofp_i64_to_4f32:
5543 ; SSE: # %bb.0:
5544 ; SSE-NEXT: cvtsi2ssq %rdi, %xmm0
5545 ; SSE-NEXT: retq
5546 ;
5547 ; AVX-LABEL: sitofp_i64_to_4f32:
5548 ; AVX: # %bb.0:
5549 ; AVX-NEXT: vcvtsi2ssq %rdi, %xmm0, %xmm0
5550 ; AVX-NEXT: retq
5551 %cvt = sitofp i64 %a1 to float
5552 %res = insertelement <4 x float> %a0, float %cvt, i32 0
5553 ret <4 x float> %res
5554 }