[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / ARM / 2009-11-02-NegativeLane.ll
blob154cd65e4ec1b74f0e6419b1e5056f2d3d7bb0a8
1 ; RUN: llc -mcpu=cortex-a8 -arm-atomic-cfg-tidy=0 < %s | FileCheck %s
2 target datalayout = "e-p:32:32:32-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64"
3 target triple = "armv7-eabi"
5 define arm_aapcs_vfpcc void @foo(i8* nocapture %pBuffer, i32 %numItems) nounwind {
6 entry:
7   br i1 undef, label %return, label %bb
9 bb:                                               ; preds = %bb, %entry
10 ; CHECK: vld1.16 {d16[], d17[]}
11   %0 = load i16, i16* undef, align 2
12   %1 = insertelement <8 x i16> undef, i16 %0, i32 2
13   %2 = insertelement <8 x i16> %1, i16 undef, i32 3
14   %3 = mul <8 x i16> %2, %2
15   %4 = extractelement <8 x i16> %3, i32 2
16   store i16 %4, i16* undef, align 2
17   br i1 undef, label %return, label %bb
19 return:                                           ; preds = %bb, %entry
20   ret void