[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / ARM / ldaex-stlex.ll
blobbfdfea3315630cb5fbced50f21f69bc9aa4ed44b
1 ; RUN: llc < %s -mtriple=armv8-apple-darwin   | FileCheck %s
2 ; RUN: llc < %s -mtriple=thumbv8-apple-darwin | FileCheck %s
4 %0 = type { i32, i32 }
6 ; CHECK-LABEL: f0:
7 ; CHECK: ldaexd
8 define i64 @f0(i8* %p) nounwind readonly {
9 entry:
10   %ldaexd = tail call %0 @llvm.arm.ldaexd(i8* %p)
11   %0 = extractvalue %0 %ldaexd, 1
12   %1 = extractvalue %0 %ldaexd, 0
13   %2 = zext i32 %0 to i64
14   %3 = zext i32 %1 to i64
15   %shl = shl nuw i64 %2, 32
16   %4 = or i64 %shl, %3
17   ret i64 %4
20 ; CHECK-LABEL: f1:
21 ; CHECK: stlexd
22 define i32 @f1(i8* %ptr, i64 %val) nounwind {
23 entry:
24   %tmp4 = trunc i64 %val to i32
25   %tmp6 = lshr i64 %val, 32
26   %tmp7 = trunc i64 %tmp6 to i32
27   %stlexd = tail call i32 @llvm.arm.stlexd(i32 %tmp4, i32 %tmp7, i8* %ptr)
28   ret i32 %stlexd
31 declare %0 @llvm.arm.ldaexd(i8*) nounwind readonly
32 declare i32 @llvm.arm.stlexd(i32, i32, i8*) nounwind
34 ; CHECK-LABEL: test_load_i8:
35 ; CHECK: ldaexb r0, [r0]
36 ; CHECK-NOT: uxtb
37 ; CHECK-NOT: and
38 define zeroext i8 @test_load_i8(i8* %addr) {
39   %val = call i32 @llvm.arm.ldaex.p0i8(i8* %addr)
40   %val8 = trunc i32 %val to i8
41   ret i8 %val8
44 ; CHECK-LABEL: test_load_i16:
45 ; CHECK: ldaexh r0, [r0]
46 ; CHECK-NOT: uxth
47 ; CHECK-NOT: and
48 define zeroext i16 @test_load_i16(i16* %addr) {
49   %val = call i32 @llvm.arm.ldaex.p0i16(i16* %addr)
50   %val16 = trunc i32 %val to i16
51   ret i16 %val16
54 ; CHECK-LABEL: test_load_i32:
55 ; CHECK: ldaex r0, [r0]
56 define i32 @test_load_i32(i32* %addr) {
57   %val = call i32 @llvm.arm.ldaex.p0i32(i32* %addr)
58   ret i32 %val
61 declare i32 @llvm.arm.ldaex.p0i8(i8*) nounwind readonly
62 declare i32 @llvm.arm.ldaex.p0i16(i16*) nounwind readonly
63 declare i32 @llvm.arm.ldaex.p0i32(i32*) nounwind readonly
65 ; CHECK-LABEL: test_store_i8:
66 ; CHECK-NOT: uxtb
67 ; CHECK: stlexb r0, r1, [r2]
68 define i32 @test_store_i8(i32, i8 %val, i8* %addr) {
69   %extval = zext i8 %val to i32
70   %res = call i32 @llvm.arm.stlex.p0i8(i32 %extval, i8* %addr)
71   ret i32 %res
74 ; CHECK-LABEL: test_store_i16:
75 ; CHECK-NOT: uxth
76 ; CHECK: stlexh r0, r1, [r2]
77 define i32 @test_store_i16(i32, i16 %val, i16* %addr) {
78   %extval = zext i16 %val to i32
79   %res = call i32 @llvm.arm.stlex.p0i16(i32 %extval, i16* %addr)
80   ret i32 %res
83 ; CHECK-LABEL: test_store_i32:
84 ; CHECK: stlex r0, r1, [r2]
85 define i32 @test_store_i32(i32, i32 %val, i32* %addr) {
86   %res = call i32 @llvm.arm.stlex.p0i32(i32 %val, i32* %addr)
87   ret i32 %res
90 declare i32 @llvm.arm.stlex.p0i8(i32, i8*) nounwind
91 declare i32 @llvm.arm.stlex.p0i16(i32, i16*) nounwind
92 declare i32 @llvm.arm.stlex.p0i32(i32, i32*) nounwind