[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / Generic / basic-blocks.mir
blob0df7a9c8c63378eac712904006e583f4b8afc8fe
1 # RUN: llc -run-pass none -o - %s | FileCheck %s
2 # This test ensures that the MIR parser parses machine functions correctly.
4 --- |
6   define i32 @foo() {
7   entry:
8     ret i32 0
9   }
11   define i32 @bar() {
12   start:
13     ret i32 0
14   }
16   define i32 @test() {
17   start:
18     ret i32 0
19   }
21 ...
22 ---
23 # CHECK-LABEL: name: foo
24 # CHECK: body:
25 # CHECK-NEXT: bb.0.entry:
26 name:            foo
27 body: |
28   bb.0.entry:
29 ...
30 ---
31 # CHECK-LABEL: name: bar
32 # CHECK: body:
33 # CHECK-NEXT: bb.0.start (align 4):
34 # CHECK:      bb.1 (address-taken):
35 name:            bar
36 body: |
37   bb.0.start (align 4):
38   bb.1 (address-taken):
39 ...
40 ---
41 # CHECK-LABEL: name: test
42 # CHECK: body:
43 # CHECK-NEXT: bb.0.start (address-taken, align 4):
44 # CHECK:      bb.1 (address-taken, align 4):
45 name:            test
46 body: |
47   bb.0.start (align 4, address-taken):
48   bb.1 (address-taken, align 4):
49 ...