[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / Generic / register-info.mir
blob84a6125abe883d8ae39f285ad5d574083a58c4a1
1 # RUN: llc -run-pass none -o - %s | FileCheck %s
2 # This test ensures that the MIR parser parses machine register info properties
3 # correctly.
5 --- |
7   define i32 @foo() {
8   entry:
9     ret i32 0
10   }
12   define i32 @bar() {
13   start:
14     ret i32 0
15   }
17 ...
18 ---
19 # CHECK: name: foo
20 # CHECK: tracksRegLiveness: false
21 # CHECK: ...
22 name:            foo
23 ...
24 ---
25 # CHECK: name: bar
26 # CHECK: tracksRegLiveness: true
27 # CHECK: ...
28 name: bar
29 tracksRegLiveness: true
30 ...