[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / expected-different-implicit-register-flag.mir
blobf185c39ff68483d4ebf1a2c813996983d1f1010c
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
3 --- |
5   define i32 @foo(i32* %p) {
6   entry:
7     %a = load i32, i32* %p
8     %0 = icmp sle i32 %a, 10
9     br i1 %0, label %less, label %exit
11   less:
12     ret i32 0
14   exit:
15     ret i32 %a
16   }
19 ...
20 ---
21 name:            foo
22 body: |
23   bb.0.entry:
24     $eax = MOV32rm $rdi, 1, _, 0, _
25     CMP32ri8 $eax, 10, implicit-def $eflags
26   ; CHECK: [[@LINE+1]]:47: missing implicit register operand 'implicit $eflags'
27     JCC_1 %bb.2.exit, 15, implicit-def $eflags
29   bb.1.less:
30     $eax = MOV32r0 implicit-def $eflags
32   bb.2.exit:
33     RETQ $eax
34 ...