[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / expected-named-register-in-allocation-hint.mir
blobbca4aa1729f3051f9fb6b930748d64ebf32bf2b2
1 # RUN: llc -march=x86-64 -run-pass none -o - %s | FileCheck %s
3 --- |
5   define i32 @test(i32 %a, i32 %b) {
6   body:
7     %c = mul i32 %a, %b
8     ret i32 %c
9   }
11 ...
12 ---
13 name:            test
14 tracksRegLiveness: true
15 registers:
16   - { id: 0, class: gr32 }
17   # CHECK: - { id: 1, class: gr32, preferred-register: '%0' }
18   # CHECK: - { id: 2, class: gr32, preferred-register: '$edi' }
19   - { id: 1, class: gr32, preferred-register: '%0' }
20   - { id: 2, class: gr32, preferred-register: '$edi' }
21 body: |
22   bb.0.body:
23     liveins: $edi, $esi
25     %1 = COPY $esi
26     %2 = COPY $edi
27     %2 = IMUL32rr %2, %1, implicit-def dead $eflags
28     $eax = COPY %2
29     RETQ killed $eax
30 ...