[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / implicit-register-flag.mir
blobe5fc11531f53035619e3131ee07e3366c62f44cf
1 # RUN: llc -march=x86-64 -run-pass none -o - %s | FileCheck %s
2 # This test ensures that the MIR parser parses the 'implicit' and 'implicit-def'
3 # register flags correctly.
5 --- |
7   define i32 @foo(i32 %a) {
8   entry:
9     %0 = icmp sle i32 %a, 10
10     br i1 %0, label %less, label %exit
12   less:
13     ret i32 0
15   exit:
16     ret i32 %a
17   }
19   define i1 @implicit_subregister1() {
20   entry:
21     ret i1 false
22   }
24   define i16 @implicit_subregister2() {
25   entry:
26     ret i16 0
27   }
29 ...
30 ---
31 name:            foo
32 body: |
33   bb.0.entry:
34     successors: %bb.1, %bb.2
35     ; CHECK:      CMP32ri8 $edi, 10, implicit-def $eflags
36     ; CHECK-NEXT: JCC_1 %bb.2, 15, implicit $eflags
37     CMP32ri8 $edi, 10, implicit-def $eflags
38     JCC_1 %bb.2, 15, implicit $eflags
40   bb.1.less:
41     ; CHECK: $eax = MOV32r0 implicit-def $eflags
42     $eax = MOV32r0 implicit-def $eflags
43     RETQ $eax
45   bb.2.exit:
46     $eax = COPY $edi
47     RETQ $eax
48 ...
49 ---
50 name:            implicit_subregister1
51 body: |
52   bb.0.entry:
53   ; Verify that the implicit register verifier won't report an error on implicit
54   ; subregisters.
55   ; CHECK-LABEL: name: implicit_subregister1
56   ; CHECK: dead $eax = XOR32rr undef $eax, undef $eax, implicit-def dead $eflags, implicit-def $al
57     dead $eax = XOR32rr undef $eax, undef $eax, implicit-def dead $eflags, implicit-def $al
58     RETQ killed $al
59 ...
60 ---
61 name:            implicit_subregister2
62 body: |
63   bb.0.entry:
64   ; CHECK-LABEL: name: implicit_subregister2
65   ; CHECK: dead $r15 = XOR64rr undef $r15, undef $r15, implicit-def dead $eflags, implicit-def $r15w
66     dead $r15 = XOR64rr undef $r15, undef $r15, implicit-def dead $eflags, implicit-def $r15w
67     RETQ killed $r15w
68 ...