[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / machine-instructions.mir
blob1989ee35fb507de44e7e2a363e0b52a0dee77d9f
1 # RUN: llc -march=x86-64 -run-pass none -o - %s | FileCheck %s
2 # This test ensures that the MIR parser parses X86 machine instructions
3 # correctly.
5 --- |
7   define i32 @inc(i32 %a) {
8   entry:
9     %b = mul i32 %a, 11
10     ret i32 %b
11   }
13 ...
14 ---
15 # CHECK: name: inc
16 name:            inc
17 body: |
18   bb.0.entry:
19     ; CHECK:      MOV32rr
20     ; CHECK-NEXT: RETQ
21     $eax = MOV32rr $eax
22      RETQ $eax
23 ...