[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / null-register-operands.mir
blob35b02cf3464d59db6208963826f9a67b3d2b0831
1 # RUN: llc -march=x86-64 -run-pass none -o - %s | FileCheck %s
2 # This test ensures that the MIR parser parses null register operands correctly.
4 --- |
6   define i32 @deref(i32* %p) {
7   entry:
8     %a = load i32, i32* %p
9     ret i32 %a
10   }
12 ...
13 ---
14 # CHECK: name: deref
15 name:            deref
16 body: |
17   bb.0.entry:
18     ; CHECK:      $eax = MOV32rm $rdi, 1, $noreg, 0, $noreg
19     ; CHECK-NEXT: RETQ $eax
20     $eax = MOV32rm $rdi, 1, _, 0, $noreg
21     RETQ $eax
22 ...