[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / register-operand-class-invalid0.mir
blobc0eaddc64909705ad01afe03cd90bd6e1c94e5b0
1 # RUN: not llc -o /dev/null %s -march=x86-64 -run-pass none 2>&1 | FileCheck %s
2 # This test ensures that an error is reported for specifying the register class
3 # of a physical register.
4 --- |
5   define void @t() { ret void }
6 ...
7 ---
8 name: t
9 body: |
10   bb.0:
11     ; CHECK: [[@LINE+1]]:10: register class specification expects a virtual register
12     $eax : gr32 = COPY $rdx
13 ...