[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / standalone-register-error.mir
blob009e514e770e185c580a8f85addbda48133355f4
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
2 --- |
3   define i32 @test(i32 %a) {
4   body:
5     ret i32 %a
6   }
7 ...
8 ---
9 name:            test
10 tracksRegLiveness: true
11 registers:
12   - { id: 0, class: gr32 }
13 liveins:
14 # CHECK: [[@LINE+1]]:13: unknown register name 'register'
15   - { reg: '$register', virtual-reg: '%0' }
16 body: |
17   bb.0.body:
18     liveins: $edi
20     %0 = COPY $edi
21     $eax = COPY %0
22     RETQ $eax
23 ...