[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / undefined-virtual-register.mir
blob665e37fc15c2c0beac187a67f363088384036634
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
2 # This test ensures that the MIR parser reports an error when parsing a
3 # reference to an undefined virtual register.
5 --- |
7   define i32 @test(i32 %a) {
8   entry:
9     ret i32 %a
10   }
12 ...
13 ---
14 name:            test
15 tracksRegLiveness: true
16 registers:
17   - { id: 0, class: gr32 }
18 body: |
19   bb.0.entry:
20     %0 = COPY $edi
21     ; CHECK: Cannot determine class/bank of virtual register 1 in function 'test'
22     $eax = COPY %1
23     RETQ $eax
24 ...