[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / unexpected-type-phys.mir
blob953b9f666bfec847a3e3c6efd540f46cc13665ca
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
2 # This test ensures that an error is reported when a register operand is sized
3 # but isn't generic, like a physical register.
5 ---
6 name:            test_size_physreg
7 registers:
8 body: |
9   bb.0.entry:
10     liveins: $edi
11     ; CHECK: [[@LINE+1]]:10: unexpected type on physical register
12     $edi(s32) = G_ADD i32 $edi, $edi
13 ...