[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / unknown-register.mir
blob37c30f6cb316793ac5d84ccaf4a6c83bded40415
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
2 # This test ensures that an error is reported when an unknown register is
3 # encountered.
5 --- |
7   define i32 @foo() {
8   entry:
9     ret i32 0
10   }
12 ...
13 ---
14 name:            foo
15 body: |
16   bb.0.entry:
17     ; CHECK: [[@LINE+1]]:5: unknown register name 'xax'
18     $xax = MOV32r0
19     RETQ $xax
20 ...