[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / Mips / msa / llvm-stress-s2090927243-simplified.ll
blobe27ca939d42daf4648f276e69d859e4fc842324d
1 ; RUN: llc -march=mips < %s
2 ; RUN: llc -march=mips -mattr=+msa,+fp64,+mips32r2 < %s
3 ; RUN: llc -march=mipsel < %s
4 ; RUN: llc -march=mipsel -mattr=+msa,+fp64,+mips32r2 < %s
6 ; This test originally failed for MSA with a "Cannot select ..." error.
7 ; This was because undef's are ignored when checking if a vector constant is a
8 ; splat, but are legalized to zero if left in the DAG which changes the constant
9 ; into a non-splat.
11 ; It should at least successfully build.
13 define void @autogen_SD2090927243() {
14 BB:
15   br label %CF77
17 CF77:                                             ; preds = %CF77, %CF80
18   %Shuff27 = shufflevector <16 x i8> <i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1>,
19                            <16 x i8> <i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1>,
20                            <16 x i32> <i32 27, i32 29, i32 31, i32 1, i32 3, i32 5, i32 undef, i32 9, i32 11, i32 13, i32 undef, i32 17, i32 19, i32 21, i32 23, i32 undef>
21   %ZE30 = zext <16 x i8> %Shuff27 to <16 x i32>
22   %Cmp32 = fcmp ueq float undef, 0x3CDA6E5E40000000
23   br i1 %Cmp32, label %CF77, label %CF
25 CF:                                               ; preds = %CF, %CF81
26   %E48 = extractelement <16 x i32> %ZE30, i32 14
27   br i1 undef, label %CF, label %CF78
29 CF78:                                             ; preds = %CF
30   ret void