[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / Mips / msa / llvm-stress-sz1-s742806235.ll
blob10fa30d8cb1757a61fde609460cb1344008014a2
1 ; RUN: llc -march=mips < %s
2 ; RUN: llc -march=mips -mattr=+msa,+fp64,+mips32r2 < %s
3 ; RUN: llc -march=mipsel < %s
4 ; RUN: llc -march=mipsel -mattr=+msa,+fp64,+mips32r2 < %s
6 ; This test originally failed to select code for a truncstore of a
7 ; build_vector.
8 ; It should at least successfully build.
10 define void @autogen_SD742806235(i8*, i32*, i64*, i32, i64, i8) {
11 BB:
12   %A4 = alloca double
13   %A3 = alloca double
14   %A2 = alloca <8 x i8>
15   %A1 = alloca <4 x float>
16   %A = alloca i1
17   store i8 %5, i8* %0
18   store i8 %5, i8* %0
19   store i8 %5, i8* %0
20   store <8 x i8> <i8 0, i8 -1, i8 0, i8 -1, i8 0, i8 -1, i8 0, i8 -1>, <8 x i8>* %A2
21   store i8 %5, i8* %0
22   ret void