[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / Mips / powif64_16.ll
blob9be1a368b19990bb9ad339b5f3912b558e55454b
1 ; RUN: llc -mtriple=mipsel-linux-gnu -march=mipsel -mattr=mips16 -relocation-model=static < %s | FileCheck %s
3 declare float     @llvm.powi.f32(float  %Val, i32 %power)
4 declare double    @llvm.powi.f64(double %Val, i32 %power)
6 define float @foo_pow_f32(float %y, i32 %p)  {
7   %1 = tail call float @llvm.powi.f32(float %y, i32 %p)
8 ; CHECK-NOT: .ent       __call_stub_fp_llvm.powi.f32
9 ; CHECK-NOT: {{.*}} jal llvm.powi.f32
10   ret float %1
11
13 define double @foo_pow_f64(double %y, i32 %p)  {
14   %1 = tail call double @llvm.powi.f64(double %y, i32 %p)
15 ; CHECK-NOT: .ent       __call_stub_fp_llvm.powi.f64
16 ; CHECK-NOT: {{.*}} jal llvm.powi.f64 
17   ret double %1
18
20 attributes #0 = { nounwind optsize "less-precise-fpmad"="false" "no-frame-pointer-elim"="true" "no-frame-pointer-elim-non-leaf"="true" "no-infs-fp-math"="false" "no-nans-fp-math"="false" "stack-protector-buffer-size"="8" "unsafe-fp-math"="false" "use-soft-float"="true" }
21 attributes #1 = { nounwind readonly }
23 !0 = !{!"double", !1}
24 !1 = !{!"omnipotent char", !2}
25 !2 = !{!"Simple C/C++ TBAA"}
26 !3 = !{!"int", !1}