[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / Mips / shift-parts.ll
blob38cbf28108caebb35ddceb0462dd88d44b28a33c
1 ; RUN: llc -march=mipsel < %s | FileCheck %s
3 define i64 @shl0(i64 %a, i32 %b) nounwind readnone {
4 entry:
5 ; CHECK: shl0
6 ; CHECK-NOT: lw $25, %call16(__
7   %sh_prom = zext i32 %b to i64
8   %shl = shl i64 %a, %sh_prom
9   ret i64 %shl
12 define i64 @shr1(i64 %a, i32 %b) nounwind readnone {
13 entry:
14 ; CHECK: shr1
15 ; CHECK-NOT: lw $25, %call16(__
16   %sh_prom = zext i32 %b to i64
17   %shr = lshr i64 %a, %sh_prom
18   ret i64 %shr
21 define i64 @sra2(i64 %a, i32 %b) nounwind readnone {
22 entry:
23 ; CHECK: sra2
24 ; CHECK-NOT: lw $25, %call16(__
25   %sh_prom = zext i32 %b to i64
26   %shr = ashr i64 %a, %sh_prom
27   ret i64 %shr