[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / SPARC / varargs-v8.ll
blob2af12547b3ff7412429d586b3825c2de905295db
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=sparc -disable-sparc-leaf-proc | FileCheck %s
4 define i32 @test(i32 %a, i8* %va) nounwind {
5 ; CHECK-LABEL: test:
6 ; CHECK:       ! %bb.0: ! %entry
7 ; CHECK-NEXT:    save %sp, -96, %sp
8 ; CHECK-NEXT:    add %i1, 8, %i0
9 ; CHECK-NEXT:    st %i0, [%fp+-4]
10 ; CHECK-NEXT:    ld [%i1+4], %i0
11 ; CHECK-NEXT:    add %i1, 12, %i2
12 ; CHECK-NEXT:    st %i2, [%fp+-4]
13 ; CHECK-NEXT:    ld [%i1+8], %i1
14 ; CHECK-NEXT:    ret
15 ; CHECK-NEXT:    restore %i1, %i0, %o0
16 entry:
17   %va.addr = alloca i8*, align 4
18   store i8* %va, i8** %va.addr, align 4
19   %0 = va_arg i8** %va.addr, i64
20   %conv1 = trunc i64 %0 to i32
21   %1 = va_arg i8** %va.addr, i32
22   %add3 = add nsw i32 %1, %conv1
23   ret i32 %add3