test/CodeGen/Thumb2/LowOverheadLoops/safe-def-no-mov.mir

   1 # RUN: llc -mtriple=thumbv8.1m.main -run-pass=arm-low-overhead-loops %s -verify-machineinstrs -o - | FileCheck %s
   2 # CHECK: $lr = t2DLS $r0
   3 # CHECK: $lr = tMOVr $r0, 14
   4 # CHECK: $lr = t2LEUpdate renamable $lr, %bb.2
   5
   6 # TODO: Explore the preheader to remove the redundant tMOVr
   7
   8 --- |
   9   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
  10   target triple = "thumbv8.1m.main"
  11
  12   define i32 @do_copy(i32 %n, i32* nocapture %p, i32* nocapture readonly %q) {
  13   entry:
  14     %scevgep = getelementptr i32, i32* %q, i32 -1
  15     %scevgep3 = getelementptr i32, i32* %p, i32 -1
  16     call void @llvm.set.loop.iterations.i32(i32 %n)
  17     br label %preheader
  18
  19   preheader:
  20     br label %while.body
  21
  22   while.body:                                       ; preds = %while.body, %entry
  23     %lsr.iv4 = phi i32* [ %scevgep5, %while.body ], [ %scevgep3, %preheader ]
  24     %lsr.iv = phi i32* [ %scevgep1, %while.body ], [ %scevgep, %preheader ]
  25     %0 = phi i32 [ %n, %preheader ], [ %2, %while.body ]
  26     %scevgep6 = getelementptr i32, i32* %lsr.iv, i32 1
  27     %scevgep2 = getelementptr i32, i32* %lsr.iv4, i32 1
  28     %1 = load i32, i32* %scevgep6, align 4
  29     store i32 %1, i32* %scevgep2, align 4
  30     %scevgep1 = getelementptr i32, i32* %lsr.iv, i32 1
  31     %scevgep5 = getelementptr i32, i32* %lsr.iv4, i32 1
  32     %2 = call i32 @llvm.loop.decrement.reg.i32.i32.i32(i32 %0, i32 1)
  33     %3 = icmp ne i32 %2, 0
  34     br i1 %3, label %while.body, label %while.end
  35
  36   while.end:                                        ; preds = %while.body
  37     ret i32 0
  38   }
  39
  40   declare void @llvm.set.loop.iterations.i32(i32) #0
  41   declare i32 @llvm.loop.decrement.reg.i32.i32.i32(i32, i32) #0
  42
  43   attributes #0 = { noduplicate nounwind }
  44   attributes #1 = { nounwind }
  45
  46 ...
  47 ---
  48 name:            do_copy
  49 alignment:       2
  50 exposesReturnsTwice: false
  51 legalized:       false
  52 regBankSelected: false
  53 selected:        false
  54 failedISel:      false
  55 tracksRegLiveness: true
  56 hasWinCFI:       false
  57 registers:       []
  58 liveins:
  59   - { reg: '$r0', virtual-reg: '' }
  60   - { reg: '$r1', virtual-reg: '' }
  61   - { reg: '$r2', virtual-reg: '' }
  62 frameInfo:
  63   isFrameAddressTaken: false
  64   isReturnAddressTaken: false
  65   hasStackMap:     false
  66   hasPatchPoint:   false
  67   stackSize:       8
  68   offsetAdjustment: 0
  69   maxAlignment:    4
  70   adjustsStack:    false
  71   hasCalls:        false
  72   stackProtector:  ''
  73   maxCallFrameSize: 0
  74   cvBytesOfCalleeSavedRegisters: 0
  75   hasOpaqueSPAdjustment: false
  76   hasVAStart:      false
  77   hasMustTailInVarArgFunc: false
  78   localFrameSize:  0
  79   savePoint:       ''
  80   restorePoint:    ''
  81 fixedStack:      []
  82 stack:
  83   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
  84       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
  85       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  86   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
  87       stack-id: default, callee-saved-register: '$r7', callee-saved-restored: true,
  88       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  89 callSites:       []
  90 constants:       []
  91 machineFunctionInfo: {}
  92 body:             |
  93   bb.0.entry:
  94     successors: %bb.1(0x80000000)
  95     liveins: $r0, $r1, $r2, $r7, $lr
  96
  97     frame-setup tPUSH 14, $noreg, killed $r7, killed $lr, implicit-def $sp, implicit $sp
  98     frame-setup CFI_INSTRUCTION def_cfa_offset 8
  99     frame-setup CFI_INSTRUCTION offset $lr, -4
 100     frame-setup CFI_INSTRUCTION offset $r7, -8
 101     t2DoLoopStart $r0
 102     renamable $r0, dead $cpsr = tSUBi3 killed renamable $r1, 4, 14, $noreg
 103     renamable $r1, dead $cpsr = tSUBi3 killed renamable $r2, 4, 14, $noreg
 104
 105   bb.1.preheader:
 106     successors: %bb.2(0x80000000)
 107     liveins: $r0
 108     $lr = tMOVr $r0, 14, $noreg
 109
 110   bb.2.while.body:
 111     successors: %bb.2(0x7c000000), %bb.3(0x04000000)
 112     liveins: $lr, $r0, $r1
 113
 114     renamable $r2, renamable $r1 = t2LDR_PRE killed renamable $r1, 4, 14, $noreg :: (load 4 from %ir.scevgep6)
 115     early-clobber renamable $r0 = t2STR_PRE killed renamable $r2, killed renamable $r0, 4, 14, $noreg :: (store 4 into %ir.scevgep2)
 116     renamable $lr = t2LoopDec killed renamable $lr, 1
 117     t2LoopEnd renamable $lr, %bb.2, implicit-def dead $cpsr
 118     tB %bb.3, 14, $noreg
 119
 120   bb.3.while.end:
 121     $r0, dead $cpsr = tMOVi8 0, 14, $noreg
 122     tPOP_RET 14, $noreg, def $r7, def $pc, implicit killed $r0
 123
 124 ...