[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / X86 / pr31271.ll
blobcef6bd4e8e24c2e10ea05169b50c91f40a8d8ad1
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -mtriple=i386-unknown-linux-gnu < %s | FileCheck %s
4 @c = external global [1 x i32], align 4
6 define void @fn1(i32 %k, i32* %p) {
7 ; CHECK-LABEL: fn1:
8 ; CHECK:       # %bb.0:
9 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
10 ; CHECK-NEXT:    shll $2, %eax
11 ; CHECK-NEXT:    leal c(%eax), %ecx
12 ; CHECK-NEXT:    xorl %edx, %edx
13 ; CHECK-NEXT:    cmpl %ecx, {{[0-9]+}}(%esp)
14 ; CHECK-NEXT:    setne %dl
15 ; CHECK-NEXT:    addl $c, %eax
16 ; CHECK-NEXT:    movl %edx, (%eax)
17 ; CHECK-NEXT:    je .LBB0_1
18 ; CHECK-NEXT:  # %bb.2: # %r
19 ; CHECK-NEXT:    retl
20 ; CHECK-NEXT:  .LBB0_1: # %u
21   %g = getelementptr inbounds [1 x i32], [1 x i32]* @c, i32 0, i32 %k
22   %cmp = icmp ne i32* %p, %g
23   %z = zext i1 %cmp to i32
24   store i32 %z, i32* undef, align 4
25   %cmp2 = icmp eq i32* %g, null
26   br i1 %cmp2, label %u, label %r
29   unreachable
32   ret void