[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / ExecutionEngine / OrcMCJIT / stubs.ll
blobc096f5fd7e7891d47bde07d5d483a24ecfaee879
1 ; RUN: %lli -jit-kind=orc-mcjit -disable-lazy-compilation=false %s
3 define i32 @main() nounwind {
4 entry:
5         call void @lazily_compiled_address_is_consistent()
6         ret i32 0
9 ; Test PR3043: @test should have the same address before and after
10 ; it's JIT-compiled.
11 @funcPtr = common global i1 ()* null, align 4
12 @lcaic_failure = internal constant [46 x i8] c"@lazily_compiled_address_is_consistent failed\00"
14 define void @lazily_compiled_address_is_consistent() nounwind {
15 entry:
16         store i1 ()* @test, i1 ()** @funcPtr
17         %pass = tail call i1 @test()            ; <i32> [#uses=1]
18         br i1 %pass, label %pass_block, label %fail_block
19 pass_block:
20         ret void
21 fail_block:
22         call i32 @puts(i8* getelementptr([46 x i8], [46 x i8]* @lcaic_failure, i32 0, i32 0))
23         call void @exit(i32 1)
24         unreachable
27 define i1 @test() nounwind {
28 entry:
29         %tmp = load i1 ()*, i1 ()** @funcPtr
30         %eq = icmp eq i1 ()* %tmp, @test
31         ret i1 %eq
34 declare i32 @puts(i8*) noreturn
35 declare void @exit(i32) noreturn