[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / MachineVerifier / test_g_fcmp.mir
blobc7416d47dcd495799c8a7de12ffd0424375eba07
1 #RUN: not llc -o - -march=arm64 -global-isel -run-pass=none -verify-machineinstrs %s 2>&1 | FileCheck %s
2 # REQUIRES: global-isel, aarch64-registered-target
4 ---
5 name:            test_fcmp
6 legalized:       true
7 regBankSelected: false
8 selected:        false
9 tracksRegLiveness: true
10 liveins:
11 body:             |
12   bb.0:
14     %0:_(s32) = G_FCONSTANT float 0.0
15     %1:_(s32) = G_FCONSTANT float 1.0
17    ; Vector result, scalar source
18    ; CHECK: Bad machine code: Generic vector icmp/fcmp must preserve number of lanes
19     %2:_(<2 x s1>) = G_FCMP floatpred(oeq), %0, %1
21     ; Scalar result, vector source
22     ; CHECK: Bad machine code: Generic vector icmp/fcmp must preserve number of lanes
23     %3:_(<2 x s32>) = G_IMPLICIT_DEF
24     %4:_(<2 x s32>) = G_IMPLICIT_DEF
25     %5:_(s1) = G_FCMP floatpred(oeq), %3, %4
27     ; mismatched element count
28     ; CHECK: Bad machine code: Generic vector icmp/fcmp must preserve number of
29     %6:_(<2 x s32>) = G_IMPLICIT_DEF
30     %7:_(<2 x s32>) = G_IMPLICIT_DEF
31     %8:_(<4 x s1>) = G_FCMP floatpred(oeq), %6, %7
34     ; mismatched scalar element type
35     ; CHECK: *** Bad machine code: Type mismatch in generic instruction ***
36     %9:_(s32) = G_FCONSTANT float 0.0
37     %10:_(s64) = G_FCONSTANT float 1.0
38     %11:_(s1) = G_FCMP floatpred(oeq), %9, %10
40 ...