[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / MachineVerifier / test_g_select.mir
blobd40b276c9ba2a2f8f8ff10c6b1f023386c6bbdb9
1 #RUN: not llc -march=aarch64 -run-pass=none -verify-machineinstrs -o /dev/null %s 2>&1 | FileCheck %s
2 # REQUIRES: global-isel, aarch64-registered-target
4 ---
5 name:            test_select
6 legalized:       true
7 regBankSelected: false
8 selected:        false
9 tracksRegLiveness: true
10 liveins:
11 body:             |
12   bb.0:
14     %0:_(s32) = G_CONSTANT i32 0
15     %1:_(s32) = G_CONSTANT i32 1
16     %2:_(s1) = G_CONSTANT i32 0
17     %3:_(<2 x s32>) = G_IMPLICIT_DEF
18     %4:_(<4 x s32>) = G_IMPLICIT_DEF
19     %5:_(<2 x s1>) = G_IMPLICIT_DEF
20     %6:_(<4 x s1>) = G_IMPLICIT_DEF
22     ; CHECK: Bad machine code: operand types must be all-vector or all-scalar
23     %7:_(s32) = G_SELECT %5, %0, %1
25     ; CHECK: Bad machine code: operand types must preserve number of vector elements
26     %8:_(<2 x s32>) = G_SELECT %6, %3, %3
28     ; CHECK: Bad machine code: operand types must preserve number of vector elements
29     %9:_(<4 x s32>) = G_SELECT %5, %4, %4
31 ...