[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / ThinLTO / X86 / cache-import-lists.ll
blob225f7d8bbe681b4577de27134bc4eff80608601f
1 ; RUN: opt -module-hash -module-summary %s -o %t.bc
2 ; RUN: opt -module-hash -module-summary %S/Inputs/cache-import-lists1.ll -o %t1.bc
3 ; RUN: opt -module-hash -module-summary %S/Inputs/cache-import-lists2.ll -o %t2.bc
5 ; Tests that the hash for t is sensitive to the set of imported functions
6 ; for each module, which in this case depends on the link order (the function
7 ; linkonce_odr will be imported from either t1 or t2, whichever comes first).
9 ; RUN: rm -rf %t.cache
10 ; RUN: llvm-lto2 run -cache-dir %t.cache -o %t.o %t.bc %t1.bc %t2.bc -r=%t.bc,main,plx -r=%t.bc,f1,lx -r=%t.bc,f2,lx -r=%t1.bc,f1,plx -r=%t1.bc,linkonce_odr,plx -r=%t2.bc,f2,plx -r=%t2.bc,linkonce_odr,lx
11 ; RUN: llvm-lto2 run -cache-dir %t.cache -o %t.o %t.bc %t2.bc %t1.bc -r=%t.bc,main,plx -r=%t.bc,f1,lx -r=%t.bc,f2,lx -r=%t2.bc,f2,plx -r=%t2.bc,linkonce_odr,plx -r=%t1.bc,f1,plx -r=%t1.bc,linkonce_odr,lx
12 ; RUN: ls %t.cache | count 6
14 target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-f80:128-n8:16:32:64-S128"
15 target triple = "x86_64-unknown-linux-gnu"
17 define void @main() {
18   call void @f1()
19   call void @f2()
20   ret void
23 declare void @f1()
24 declare void @f2()