test/CodeGen/AArch64/GlobalISel/legalize-fma.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc %s -verify-machineinstrs -mtriple=aarch64-unknown-unknown -run-pass=legalizer -simplify-mir -aarch64-neon-syntax=apple -mattr=-fullfp16 -o - | FileCheck %s --check-prefix=NO-FP16
   3 # RUN: llc %s -verify-machineinstrs -mtriple=aarch64-unknown-unknown -run-pass=legalizer -simplify-mir -aarch64-neon-syntax=apple -mattr=+fullfp16 -o - | FileCheck %s --check-prefix=FP16
   4 ...
   5 ---
   6 name:            test_v4f16.fma
   7 alignment:       4
   8 tracksRegLiveness: true
   9 machineFunctionInfo: {}
  10 body:             |
  11   bb.0:
  12     liveins: $d0, $d1, $d2
  13
  14     ; NO-FP16-LABEL: name: test_v4f16.fma
  15     ; NO-FP16: liveins: $d0, $d1, $d2
  16     ; NO-FP16: [[COPY:%[0-9]+]]:_(<4 x s16>) = COPY $d0
  17     ; NO-FP16: [[COPY1:%[0-9]+]]:_(<4 x s16>) = COPY $d1
  18     ; NO-FP16: [[COPY2:%[0-9]+]]:_(<4 x s16>) = COPY $d2
  19     ; NO-FP16: [[UV:%[0-9]+]]:_(s16), [[UV1:%[0-9]+]]:_(s16), [[UV2:%[0-9]+]]:_(s16), [[UV3:%[0-9]+]]:_(s16) = G_UNMERGE_VALUES [[COPY]](<4 x s16>)
  20     ; NO-FP16: [[UV4:%[0-9]+]]:_(s16), [[UV5:%[0-9]+]]:_(s16), [[UV6:%[0-9]+]]:_(s16), [[UV7:%[0-9]+]]:_(s16) = G_UNMERGE_VALUES [[COPY1]](<4 x s16>)
  21     ; NO-FP16: [[UV8:%[0-9]+]]:_(s16), [[UV9:%[0-9]+]]:_(s16), [[UV10:%[0-9]+]]:_(s16), [[UV11:%[0-9]+]]:_(s16) = G_UNMERGE_VALUES [[COPY2]](<4 x s16>)
  22     ; NO-FP16: [[FPEXT:%[0-9]+]]:_(s32) = G_FPEXT [[UV]](s16)
  23     ; NO-FP16: [[FPEXT1:%[0-9]+]]:_(s32) = G_FPEXT [[UV4]](s16)
  24     ; NO-FP16: [[FPEXT2:%[0-9]+]]:_(s32) = G_FPEXT [[UV8]](s16)
  25     ; NO-FP16: [[FMA:%[0-9]+]]:_(s32) = G_FMA [[FPEXT]], [[FPEXT1]], [[FPEXT2]]
  26     ; NO-FP16: [[FPTRUNC:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA]](s32)
  27     ; NO-FP16: [[FPEXT3:%[0-9]+]]:_(s32) = G_FPEXT [[UV1]](s16)
  28     ; NO-FP16: [[FPEXT4:%[0-9]+]]:_(s32) = G_FPEXT [[UV5]](s16)
  29     ; NO-FP16: [[FPEXT5:%[0-9]+]]:_(s32) = G_FPEXT [[UV9]](s16)
  30     ; NO-FP16: [[FMA1:%[0-9]+]]:_(s32) = G_FMA [[FPEXT3]], [[FPEXT4]], [[FPEXT5]]
  31     ; NO-FP16: [[FPTRUNC1:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA1]](s32)
  32     ; NO-FP16: [[FPEXT6:%[0-9]+]]:_(s32) = G_FPEXT [[UV2]](s16)
  33     ; NO-FP16: [[FPEXT7:%[0-9]+]]:_(s32) = G_FPEXT [[UV6]](s16)
  34     ; NO-FP16: [[FPEXT8:%[0-9]+]]:_(s32) = G_FPEXT [[UV10]](s16)
  35     ; NO-FP16: [[FMA2:%[0-9]+]]:_(s32) = G_FMA [[FPEXT6]], [[FPEXT7]], [[FPEXT8]]
  36     ; NO-FP16: [[FPTRUNC2:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA2]](s32)
  37     ; NO-FP16: [[FPEXT9:%[0-9]+]]:_(s32) = G_FPEXT [[UV3]](s16)
  38     ; NO-FP16: [[FPEXT10:%[0-9]+]]:_(s32) = G_FPEXT [[UV7]](s16)
  39     ; NO-FP16: [[FPEXT11:%[0-9]+]]:_(s32) = G_FPEXT [[UV11]](s16)
  40     ; NO-FP16: [[FMA3:%[0-9]+]]:_(s32) = G_FMA [[FPEXT9]], [[FPEXT10]], [[FPEXT11]]
  41     ; NO-FP16: [[FPTRUNC3:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA3]](s32)
  42     ; NO-FP16: [[BUILD_VECTOR:%[0-9]+]]:_(<4 x s16>) = G_BUILD_VECTOR [[FPTRUNC]](s16), [[FPTRUNC1]](s16), [[FPTRUNC2]](s16), [[FPTRUNC3]](s16)
  43     ; NO-FP16: $d0 = COPY [[BUILD_VECTOR]](<4 x s16>)
  44     ; NO-FP16: RET_ReallyLR implicit $d0
  45     ; FP16-LABEL: name: test_v4f16.fma
  46     ; FP16: liveins: $d0, $d1, $d2
  47     ; FP16: [[COPY:%[0-9]+]]:_(<4 x s16>) = COPY $d0
  48     ; FP16: [[COPY1:%[0-9]+]]:_(<4 x s16>) = COPY $d1
  49     ; FP16: [[COPY2:%[0-9]+]]:_(<4 x s16>) = COPY $d2
  50     ; FP16: [[FMA:%[0-9]+]]:_(<4 x s16>) = G_FMA [[COPY]], [[COPY1]], [[COPY2]]
  51     ; FP16: $d0 = COPY [[FMA]](<4 x s16>)
  52     ; FP16: RET_ReallyLR implicit $d0
  53     %0:_(<4 x s16>) = COPY $d0
  54     %1:_(<4 x s16>) = COPY $d1
  55     %2:_(<4 x s16>) = COPY $d2
  56     %3:_(<4 x s16>) = G_FMA %0, %1, %2
  57     $d0 = COPY %3(<4 x s16>)
  58     RET_ReallyLR implicit $d0
  59
  60 ...
  61 ---
  62 name:            test_v8f16.fma
  63 alignment:       4
  64 tracksRegLiveness: true
  65 machineFunctionInfo: {}
  66 body:             |
  67   bb.0:
  68     liveins: $q0, $q1, $q2
  69
  70     ; NO-FP16-LABEL: name: test_v8f16.fma
  71     ; NO-FP16: liveins: $q0, $q1, $q2
  72     ; NO-FP16: [[COPY:%[0-9]+]]:_(<8 x s16>) = COPY $q0
  73     ; NO-FP16: [[COPY1:%[0-9]+]]:_(<8 x s16>) = COPY $q1
  74     ; NO-FP16: [[COPY2:%[0-9]+]]:_(<8 x s16>) = COPY $q2
  75     ; NO-FP16: [[UV:%[0-9]+]]:_(s16), [[UV1:%[0-9]+]]:_(s16), [[UV2:%[0-9]+]]:_(s16), [[UV3:%[0-9]+]]:_(s16), [[UV4:%[0-9]+]]:_(s16), [[UV5:%[0-9]+]]:_(s16), [[UV6:%[0-9]+]]:_(s16), [[UV7:%[0-9]+]]:_(s16) = G_UNMERGE_VALUES [[COPY]](<8 x s16>)
  76     ; NO-FP16: [[UV8:%[0-9]+]]:_(s16), [[UV9:%[0-9]+]]:_(s16), [[UV10:%[0-9]+]]:_(s16), [[UV11:%[0-9]+]]:_(s16), [[UV12:%[0-9]+]]:_(s16), [[UV13:%[0-9]+]]:_(s16), [[UV14:%[0-9]+]]:_(s16), [[UV15:%[0-9]+]]:_(s16) = G_UNMERGE_VALUES [[COPY1]](<8 x s16>)
  77     ; NO-FP16: [[UV16:%[0-9]+]]:_(s16), [[UV17:%[0-9]+]]:_(s16), [[UV18:%[0-9]+]]:_(s16), [[UV19:%[0-9]+]]:_(s16), [[UV20:%[0-9]+]]:_(s16), [[UV21:%[0-9]+]]:_(s16), [[UV22:%[0-9]+]]:_(s16), [[UV23:%[0-9]+]]:_(s16) = G_UNMERGE_VALUES [[COPY2]](<8 x s16>)
  78     ; NO-FP16: [[FPEXT:%[0-9]+]]:_(s32) = G_FPEXT [[UV]](s16)
  79     ; NO-FP16: [[FPEXT1:%[0-9]+]]:_(s32) = G_FPEXT [[UV8]](s16)
  80     ; NO-FP16: [[FPEXT2:%[0-9]+]]:_(s32) = G_FPEXT [[UV16]](s16)
  81     ; NO-FP16: [[FMA:%[0-9]+]]:_(s32) = G_FMA [[FPEXT]], [[FPEXT1]], [[FPEXT2]]
  82     ; NO-FP16: [[FPTRUNC:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA]](s32)
  83     ; NO-FP16: [[FPEXT3:%[0-9]+]]:_(s32) = G_FPEXT [[UV1]](s16)
  84     ; NO-FP16: [[FPEXT4:%[0-9]+]]:_(s32) = G_FPEXT [[UV9]](s16)
  85     ; NO-FP16: [[FPEXT5:%[0-9]+]]:_(s32) = G_FPEXT [[UV17]](s16)
  86     ; NO-FP16: [[FMA1:%[0-9]+]]:_(s32) = G_FMA [[FPEXT3]], [[FPEXT4]], [[FPEXT5]]
  87     ; NO-FP16: [[FPTRUNC1:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA1]](s32)
  88     ; NO-FP16: [[FPEXT6:%[0-9]+]]:_(s32) = G_FPEXT [[UV2]](s16)
  89     ; NO-FP16: [[FPEXT7:%[0-9]+]]:_(s32) = G_FPEXT [[UV10]](s16)
  90     ; NO-FP16: [[FPEXT8:%[0-9]+]]:_(s32) = G_FPEXT [[UV18]](s16)
  91     ; NO-FP16: [[FMA2:%[0-9]+]]:_(s32) = G_FMA [[FPEXT6]], [[FPEXT7]], [[FPEXT8]]
  92     ; NO-FP16: [[FPTRUNC2:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA2]](s32)
  93     ; NO-FP16: [[FPEXT9:%[0-9]+]]:_(s32) = G_FPEXT [[UV3]](s16)
  94     ; NO-FP16: [[FPEXT10:%[0-9]+]]:_(s32) = G_FPEXT [[UV11]](s16)
  95     ; NO-FP16: [[FPEXT11:%[0-9]+]]:_(s32) = G_FPEXT [[UV19]](s16)
  96     ; NO-FP16: [[FMA3:%[0-9]+]]:_(s32) = G_FMA [[FPEXT9]], [[FPEXT10]], [[FPEXT11]]
  97     ; NO-FP16: [[FPTRUNC3:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA3]](s32)
  98     ; NO-FP16: [[FPEXT12:%[0-9]+]]:_(s32) = G_FPEXT [[UV4]](s16)
  99     ; NO-FP16: [[FPEXT13:%[0-9]+]]:_(s32) = G_FPEXT [[UV12]](s16)
 100     ; NO-FP16: [[FPEXT14:%[0-9]+]]:_(s32) = G_FPEXT [[UV20]](s16)
 101     ; NO-FP16: [[FMA4:%[0-9]+]]:_(s32) = G_FMA [[FPEXT12]], [[FPEXT13]], [[FPEXT14]]
 102     ; NO-FP16: [[FPTRUNC4:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA4]](s32)
 103     ; NO-FP16: [[FPEXT15:%[0-9]+]]:_(s32) = G_FPEXT [[UV5]](s16)
 104     ; NO-FP16: [[FPEXT16:%[0-9]+]]:_(s32) = G_FPEXT [[UV13]](s16)
 105     ; NO-FP16: [[FPEXT17:%[0-9]+]]:_(s32) = G_FPEXT [[UV21]](s16)
 106     ; NO-FP16: [[FMA5:%[0-9]+]]:_(s32) = G_FMA [[FPEXT15]], [[FPEXT16]], [[FPEXT17]]
 107     ; NO-FP16: [[FPTRUNC5:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA5]](s32)
 108     ; NO-FP16: [[FPEXT18:%[0-9]+]]:_(s32) = G_FPEXT [[UV6]](s16)
 109     ; NO-FP16: [[FPEXT19:%[0-9]+]]:_(s32) = G_FPEXT [[UV14]](s16)
 110     ; NO-FP16: [[FPEXT20:%[0-9]+]]:_(s32) = G_FPEXT [[UV22]](s16)
 111     ; NO-FP16: [[FMA6:%[0-9]+]]:_(s32) = G_FMA [[FPEXT18]], [[FPEXT19]], [[FPEXT20]]
 112     ; NO-FP16: [[FPTRUNC6:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA6]](s32)
 113     ; NO-FP16: [[FPEXT21:%[0-9]+]]:_(s32) = G_FPEXT [[UV7]](s16)
 114     ; NO-FP16: [[FPEXT22:%[0-9]+]]:_(s32) = G_FPEXT [[UV15]](s16)
 115     ; NO-FP16: [[FPEXT23:%[0-9]+]]:_(s32) = G_FPEXT [[UV23]](s16)
 116     ; NO-FP16: [[FMA7:%[0-9]+]]:_(s32) = G_FMA [[FPEXT21]], [[FPEXT22]], [[FPEXT23]]
 117     ; NO-FP16: [[FPTRUNC7:%[0-9]+]]:_(s16) = G_FPTRUNC [[FMA7]](s32)
 118     ; NO-FP16: [[BUILD_VECTOR:%[0-9]+]]:_(<8 x s16>) = G_BUILD_VECTOR [[FPTRUNC]](s16), [[FPTRUNC1]](s16), [[FPTRUNC2]](s16), [[FPTRUNC3]](s16), [[FPTRUNC4]](s16), [[FPTRUNC5]](s16), [[FPTRUNC6]](s16), [[FPTRUNC7]](s16)
 119     ; NO-FP16: $q0 = COPY [[BUILD_VECTOR]](<8 x s16>)
 120     ; NO-FP16: RET_ReallyLR implicit $q0
 121     ; FP16-LABEL: name: test_v8f16.fma
 122     ; FP16: liveins: $q0, $q1, $q2
 123     ; FP16: [[COPY:%[0-9]+]]:_(<8 x s16>) = COPY $q0
 124     ; FP16: [[COPY1:%[0-9]+]]:_(<8 x s16>) = COPY $q1
 125     ; FP16: [[COPY2:%[0-9]+]]:_(<8 x s16>) = COPY $q2
 126     ; FP16: [[FMA:%[0-9]+]]:_(<8 x s16>) = G_FMA [[COPY]], [[COPY1]], [[COPY2]]
 127     ; FP16: $q0 = COPY [[FMA]](<8 x s16>)
 128     ; FP16: RET_ReallyLR implicit $q0
 129     %0:_(<8 x s16>) = COPY $q0
 130     %1:_(<8 x s16>) = COPY $q1
 131     %2:_(<8 x s16>) = COPY $q2
 132     %3:_(<8 x s16>) = G_FMA %0, %1, %2
 133     $q0 = COPY %3(<8 x s16>)
 134     RET_ReallyLR implicit $q0
 135
 136 ...
 137 ---
 138 name:            test_v2f32.fma
 139 alignment:       4
 140 tracksRegLiveness: true
 141 machineFunctionInfo: {}
 142 body:             |
 143   bb.0:
 144     liveins: $d0, $d1, $d2
 145
 146     ; NO-FP16-LABEL: name: test_v2f32.fma
 147     ; NO-FP16: liveins: $d0, $d1, $d2
 148     ; NO-FP16: [[COPY:%[0-9]+]]:_(<2 x s32>) = COPY $d0
 149     ; NO-FP16: [[COPY1:%[0-9]+]]:_(<2 x s32>) = COPY $d1
 150     ; NO-FP16: [[COPY2:%[0-9]+]]:_(<2 x s32>) = COPY $d2
 151     ; NO-FP16: [[FMA:%[0-9]+]]:_(<2 x s32>) = G_FMA [[COPY]], [[COPY1]], [[COPY2]]
 152     ; NO-FP16: $d0 = COPY [[FMA]](<2 x s32>)
 153     ; NO-FP16: RET_ReallyLR implicit $d0
 154     ; FP16-LABEL: name: test_v2f32.fma
 155     ; FP16: liveins: $d0, $d1, $d2
 156     ; FP16: [[COPY:%[0-9]+]]:_(<2 x s32>) = COPY $d0
 157     ; FP16: [[COPY1:%[0-9]+]]:_(<2 x s32>) = COPY $d1
 158     ; FP16: [[COPY2:%[0-9]+]]:_(<2 x s32>) = COPY $d2
 159     ; FP16: [[FMA:%[0-9]+]]:_(<2 x s32>) = G_FMA [[COPY]], [[COPY1]], [[COPY2]]
 160     ; FP16: $d0 = COPY [[FMA]](<2 x s32>)
 161     ; FP16: RET_ReallyLR implicit $d0
 162     %0:_(<2 x s32>) = COPY $d0
 163     %1:_(<2 x s32>) = COPY $d1
 164     %2:_(<2 x s32>) = COPY $d2
 165     %3:_(<2 x s32>) = G_FMA %0, %1, %2
 166     $d0 = COPY %3(<2 x s32>)
 167     RET_ReallyLR implicit $d0
 168
 169 ...
 170 ---
 171 name:            test_v4f32.fma
 172 alignment:       4
 173 tracksRegLiveness: true
 174 machineFunctionInfo: {}
 175 body:             |
 176   bb.0:
 177     liveins: $q0, $q1, $q2
 178
 179     ; NO-FP16-LABEL: name: test_v4f32.fma
 180     ; NO-FP16: liveins: $q0, $q1, $q2
 181     ; NO-FP16: [[COPY:%[0-9]+]]:_(<4 x s32>) = COPY $q0
 182     ; NO-FP16: [[COPY1:%[0-9]+]]:_(<4 x s32>) = COPY $q1
 183     ; NO-FP16: [[COPY2:%[0-9]+]]:_(<4 x s32>) = COPY $q2
 184     ; NO-FP16: [[FMA:%[0-9]+]]:_(<4 x s32>) = G_FMA [[COPY]], [[COPY1]], [[COPY2]]
 185     ; NO-FP16: $q0 = COPY [[FMA]](<4 x s32>)
 186     ; NO-FP16: RET_ReallyLR implicit $q0
 187     ; FP16-LABEL: name: test_v4f32.fma
 188     ; FP16: liveins: $q0, $q1, $q2
 189     ; FP16: [[COPY:%[0-9]+]]:_(<4 x s32>) = COPY $q0
 190     ; FP16: [[COPY1:%[0-9]+]]:_(<4 x s32>) = COPY $q1
 191     ; FP16: [[COPY2:%[0-9]+]]:_(<4 x s32>) = COPY $q2
 192     ; FP16: [[FMA:%[0-9]+]]:_(<4 x s32>) = G_FMA [[COPY]], [[COPY1]], [[COPY2]]
 193     ; FP16: $q0 = COPY [[FMA]](<4 x s32>)
 194     ; FP16: RET_ReallyLR implicit $q0
 195     %0:_(<4 x s32>) = COPY $q0
 196     %1:_(<4 x s32>) = COPY $q1
 197     %2:_(<4 x s32>) = COPY $q2
 198     %3:_(<4 x s32>) = G_FMA %0, %1, %2
 199     $q0 = COPY %3(<4 x s32>)
 200     RET_ReallyLR implicit $q0
 201
 202 ...
 203 ---
 204 name:            test_v2f64.fma
 205 alignment:       4
 206 tracksRegLiveness: true
 207 machineFunctionInfo: {}
 208 body:             |
 209   bb.0:
 210     liveins: $q0, $q1, $q2
 211
 212     ; NO-FP16-LABEL: name: test_v2f64.fma
 213     ; NO-FP16: liveins: $q0, $q1, $q2
 214     ; NO-FP16: [[COPY:%[0-9]+]]:_(<2 x s64>) = COPY $q0
 215     ; NO-FP16: [[COPY1:%[0-9]+]]:_(<2 x s64>) = COPY $q1
 216     ; NO-FP16: [[COPY2:%[0-9]+]]:_(<2 x s64>) = COPY $q2
 217     ; NO-FP16: [[FMA:%[0-9]+]]:_(<2 x s64>) = G_FMA [[COPY]], [[COPY1]], [[COPY2]]
 218     ; NO-FP16: $q0 = COPY [[FMA]](<2 x s64>)
 219     ; NO-FP16: RET_ReallyLR implicit $q0
 220     ; FP16-LABEL: name: test_v2f64.fma
 221     ; FP16: liveins: $q0, $q1, $q2
 222     ; FP16: [[COPY:%[0-9]+]]:_(<2 x s64>) = COPY $q0
 223     ; FP16: [[COPY1:%[0-9]+]]:_(<2 x s64>) = COPY $q1
 224     ; FP16: [[COPY2:%[0-9]+]]:_(<2 x s64>) = COPY $q2
 225     ; FP16: [[FMA:%[0-9]+]]:_(<2 x s64>) = G_FMA [[COPY]], [[COPY1]], [[COPY2]]
 226     ; FP16: $q0 = COPY [[FMA]](<2 x s64>)
 227     ; FP16: RET_ReallyLR implicit $q0
 228     %0:_(<2 x s64>) = COPY $q0
 229     %1:_(<2 x s64>) = COPY $q1
 230     %2:_(<2 x s64>) = COPY $q2
 231     %3:_(<2 x s64>) = G_FMA %0, %1, %2
 232     $q0 = COPY %3(<2 x s64>)
 233     RET_ReallyLR implicit $q0