test/CodeGen/AMDGPU/GlobalISel/inst-select-add.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=tahiti -run-pass=instruction-select -verify-machineinstrs -o - %s  | FileCheck -check-prefix=GFX6 %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=instruction-select -verify-machineinstrs -o - %s  | FileCheck -check-prefix=GFX6 %s
   4 # RUN: llc -march=amdgcn -mcpu=gfx900 -run-pass=instruction-select -verify-machineinstrs -o - %s  | FileCheck -check-prefix=GFX9 %s
   5
   6 ---
   7 name:            add_s32
   8 legalized:       true
   9 regBankSelected: true
  10
  11 body: |
  12   bb.0:
  13     liveins: $sgpr0, $sgpr1, $vgpr0, $vgpr3_vgpr4
  14
  15
  16     ; GFX6-LABEL: name: add_s32
  17     ; GFX6: [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  18     ; GFX6: [[COPY1:%[0-9]+]]:sreg_32 = COPY $sgpr1
  19     ; GFX6: [[COPY2:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  20     ; GFX6: [[S_ADD_U32_:%[0-9]+]]:sreg_32 = S_ADD_U32 [[COPY]], [[COPY1]], implicit-def $scc
  21     ; GFX6: %7:vgpr_32, dead %12:sreg_64_xexec = V_ADD_I32_e64 [[COPY2]], [[S_ADD_U32_]], 0, implicit $exec
  22     ; GFX6: %8:vgpr_32, dead %11:sreg_64_xexec = V_ADD_I32_e64 [[S_ADD_U32_]], %7, 0, implicit $exec
  23     ; GFX6: %9:vgpr_32, dead %10:sreg_64_xexec = V_ADD_I32_e64 %8, [[COPY2]], 0, implicit $exec
  24     ; GFX6: S_ENDPGM 0, implicit %9
  25     ; GFX9-LABEL: name: add_s32
  26     ; GFX9: [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  27     ; GFX9: [[COPY1:%[0-9]+]]:sreg_32 = COPY $sgpr1
  28     ; GFX9: [[COPY2:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  29     ; GFX9: [[S_ADD_U32_:%[0-9]+]]:sreg_32 = S_ADD_U32 [[COPY]], [[COPY1]], implicit-def $scc
  30     ; GFX9: [[V_ADD_U32_e64_:%[0-9]+]]:vgpr_32 = V_ADD_U32_e64 [[COPY2]], [[S_ADD_U32_]], 0, implicit $exec
  31     ; GFX9: [[V_ADD_U32_e64_1:%[0-9]+]]:vgpr_32 = V_ADD_U32_e64 [[S_ADD_U32_]], [[V_ADD_U32_e64_]], 0, implicit $exec
  32     ; GFX9: [[V_ADD_U32_e64_2:%[0-9]+]]:vgpr_32 = V_ADD_U32_e64 [[V_ADD_U32_e64_1]], [[COPY2]], 0, implicit $exec
  33     ; GFX9: S_ENDPGM 0, implicit [[V_ADD_U32_e64_2]]
  34     %0:sgpr(s32) = COPY $sgpr0
  35     %1:sgpr(s32) = COPY $sgpr1
  36     %2:vgpr(s32) = COPY $vgpr0
  37     %3:vgpr(p1) = COPY $vgpr3_vgpr4
  38     %4:sgpr(s32) = G_CONSTANT i32 1
  39     %5:sgpr(s32) = G_CONSTANT i32 4096
  40
  41     ; add ss
  42     %6:sgpr(s32) = G_ADD %0, %1
  43
  44     ; add vs
  45     %7:vgpr(s32) = G_ADD %2, %6
  46
  47     ; add sv
  48     %8:vgpr(s32) = G_ADD %6, %7
  49
  50     ; add vv
  51     %9:vgpr(s32) = G_ADD %8, %2
  52
  53     S_ENDPGM 0, implicit %9
  54
  55 ...