test/CodeGen/AMDGPU/GlobalISel/legalize-fceil.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-mesa-mesa3d -mcpu=tahiti -run-pass=legalizer -o - %s | FileCheck -check-prefix=SI %s
   3 # RUN: llc -mtriple=amdgcn-mesa-mesa3d -mcpu=hawaii -run-pass=legalizer -o - %s | FileCheck -check-prefix=CI %s
   4 # RUN: llc -mtriple=amdgcn-mesa-mesa3d -mcpu=fiji -run-pass=legalizer -o - %s | FileCheck -check-prefix=VI %s
   5 # RUN: llc -mtriple=amdgcn-mesa-mesa3d -mcpu=gfx900 -run-pass=legalizer -o - %s | FileCheck -check-prefix=GFX9 %s
   6
   7 ---
   8 name: test_fceil_s16
   9 body: |
  10   bb.0:
  11     liveins: $vgpr0
  12
  13     ; SI-LABEL: name: test_fceil_s16
  14     ; SI: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  15     ; SI: [[TRUNC:%[0-9]+]]:_(s16) = G_TRUNC [[COPY]](s32)
  16     ; SI: [[FPEXT:%[0-9]+]]:_(s32) = G_FPEXT [[TRUNC]](s16)
  17     ; SI: [[FCEIL:%[0-9]+]]:_(s32) = G_FCEIL [[FPEXT]]
  18     ; SI: [[FPTRUNC:%[0-9]+]]:_(s16) = G_FPTRUNC [[FCEIL]](s32)
  19     ; SI: [[ANYEXT:%[0-9]+]]:_(s32) = G_ANYEXT [[FPTRUNC]](s16)
  20     ; SI: $vgpr0 = COPY [[ANYEXT]](s32)
  21     ; CI-LABEL: name: test_fceil_s16
  22     ; CI: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  23     ; CI: [[TRUNC:%[0-9]+]]:_(s16) = G_TRUNC [[COPY]](s32)
  24     ; CI: [[FPEXT:%[0-9]+]]:_(s32) = G_FPEXT [[TRUNC]](s16)
  25     ; CI: [[FCEIL:%[0-9]+]]:_(s32) = G_FCEIL [[FPEXT]]
  26     ; CI: [[FPTRUNC:%[0-9]+]]:_(s16) = G_FPTRUNC [[FCEIL]](s32)
  27     ; CI: [[ANYEXT:%[0-9]+]]:_(s32) = G_ANYEXT [[FPTRUNC]](s16)
  28     ; CI: $vgpr0 = COPY [[ANYEXT]](s32)
  29     ; VI-LABEL: name: test_fceil_s16
  30     ; VI: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  31     ; VI: [[TRUNC:%[0-9]+]]:_(s16) = G_TRUNC [[COPY]](s32)
  32     ; VI: [[FPEXT:%[0-9]+]]:_(s32) = G_FPEXT [[TRUNC]](s16)
  33     ; VI: [[FCEIL:%[0-9]+]]:_(s32) = G_FCEIL [[FPEXT]]
  34     ; VI: [[FPTRUNC:%[0-9]+]]:_(s16) = G_FPTRUNC [[FCEIL]](s32)
  35     ; VI: [[ANYEXT:%[0-9]+]]:_(s32) = G_ANYEXT [[FPTRUNC]](s16)
  36     ; VI: $vgpr0 = COPY [[ANYEXT]](s32)
  37     ; GFX9-LABEL: name: test_fceil_s16
  38     ; GFX9: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  39     ; GFX9: [[TRUNC:%[0-9]+]]:_(s16) = G_TRUNC [[COPY]](s32)
  40     ; GFX9: [[FPEXT:%[0-9]+]]:_(s32) = G_FPEXT [[TRUNC]](s16)
  41     ; GFX9: [[FCEIL:%[0-9]+]]:_(s32) = G_FCEIL [[FPEXT]]
  42     ; GFX9: [[FPTRUNC:%[0-9]+]]:_(s16) = G_FPTRUNC [[FCEIL]](s32)
  43     ; GFX9: [[ANYEXT:%[0-9]+]]:_(s32) = G_ANYEXT [[FPTRUNC]](s16)
  44     ; GFX9: $vgpr0 = COPY [[ANYEXT]](s32)
  45     %0:_(s32) = COPY $vgpr0
  46     %1:_(s16) = G_TRUNC %0
  47     %2:_(s16) = G_FCEIL %1
  48     %3:_(s32) = G_ANYEXT %2
  49     $vgpr0 = COPY %3
  50 ...
  51
  52 ---
  53 name: test_fceil_s32
  54 body: |
  55   bb.0:
  56     liveins: $vgpr0
  57
  58     ; SI-LABEL: name: test_fceil_s32
  59     ; SI: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  60     ; SI: $vgpr0 = COPY [[COPY]](s32)
  61     ; CI-LABEL: name: test_fceil_s32
  62     ; CI: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  63     ; CI: $vgpr0 = COPY [[COPY]](s32)
  64     ; VI-LABEL: name: test_fceil_s32
  65     ; VI: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  66     ; VI: $vgpr0 = COPY [[COPY]](s32)
  67     ; GFX9-LABEL: name: test_fceil_s32
  68     ; GFX9: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  69     ; GFX9: $vgpr0 = COPY [[COPY]](s32)
  70     %0:_(s32) = COPY $vgpr0
  71     %1:_(s32) = G_FCEIL %0
  72     $vgpr0 = COPY %0
  73 ...
  74
  75 ---
  76 name: test_fceil_s64
  77 body: |
  78   bb.0:
  79     liveins: $vgpr0_vgpr1
  80
  81     ; SI-LABEL: name: test_fceil_s64
  82     ; SI: [[COPY:%[0-9]+]]:_(s64) = COPY $vgpr0_vgpr1
  83     ; SI: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY]](s64)
  84     ; SI: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 20
  85     ; SI: [[C1:%[0-9]+]]:_(s32) = G_CONSTANT i32 11
  86     ; SI: [[INT:%[0-9]+]]:_(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.ubfe), [[C]](s32), [[C1]](s32)
  87     ; SI: [[C2:%[0-9]+]]:_(s32) = G_CONSTANT i32 1023
  88     ; SI: [[SUB:%[0-9]+]]:_(s32) = G_SUB [[INT]], [[C2]]
  89     ; SI: [[C3:%[0-9]+]]:_(s32) = G_CONSTANT i32 -2147483648
  90     ; SI: [[AND:%[0-9]+]]:_(s32) = G_AND [[UV1]], [[C3]]
  91     ; SI: [[C4:%[0-9]+]]:_(s64) = G_CONSTANT i64 4503599627370495
  92     ; SI: [[C5:%[0-9]+]]:_(s32) = G_CONSTANT i32 0
  93     ; SI: [[MV:%[0-9]+]]:_(s64) = G_MERGE_VALUES [[C5]](s32), [[AND]](s32)
  94     ; SI: [[ASHR:%[0-9]+]]:_(s64) = G_ASHR [[C4]], [[SUB]](s32)
  95     ; SI: [[C6:%[0-9]+]]:_(s64) = G_CONSTANT i64 -1
  96     ; SI: [[XOR:%[0-9]+]]:_(s64) = G_XOR [[ASHR]], [[C6]]
  97     ; SI: [[AND1:%[0-9]+]]:_(s64) = G_AND [[COPY]], [[XOR]]
  98     ; SI: [[C7:%[0-9]+]]:_(s32) = G_CONSTANT i32 51
  99     ; SI: [[ICMP:%[0-9]+]]:_(s1) = G_ICMP intpred(slt), [[SUB]](s32), [[C5]]
 100     ; SI: [[ICMP1:%[0-9]+]]:_(s1) = G_ICMP intpred(sgt), [[SUB]](s32), [[C7]]
 101     ; SI: [[SELECT:%[0-9]+]]:_(s64) = G_SELECT [[ICMP]](s1), [[MV]], [[AND1]]
 102     ; SI: [[SELECT1:%[0-9]+]]:_(s64) = G_SELECT [[ICMP1]](s1), [[COPY]], [[SELECT]]
 103     ; SI: [[INTRINSIC_TRUNC:%[0-9]+]]:_(s64) = G_INTRINSIC_TRUNC [[COPY]]
 104     ; SI: [[C8:%[0-9]+]]:_(s64) = G_FCONSTANT double 0.000000e+00
 105     ; SI: [[C9:%[0-9]+]]:_(s64) = G_FCONSTANT double 1.000000e+00
 106     ; SI: [[FCMP:%[0-9]+]]:_(s1) = G_FCMP floatpred(ogt), [[COPY]](s64), [[C8]]
 107     ; SI: [[FCMP1:%[0-9]+]]:_(s1) = G_FCMP floatpred(one), [[COPY]](s64), [[INTRINSIC_TRUNC]]
 108     ; SI: [[AND2:%[0-9]+]]:_(s1) = G_AND [[FCMP]], [[FCMP1]]
 109     ; SI: [[SELECT1:%[0-9]+]]:_(s64) = G_SELECT [[AND2]](s1), [[C9]], [[C8]]
 110     ; SI: [[FADD:%[0-9]+]]:_(s64) = G_FADD [[INTRINSIC_TRUNC]], [[SELECT1]]
 111     ; SI: [[FCEIL:%[0-9]+]]:_(s64) = G_FCEIL [[COPY]]
 112     ; SI: $vgpr0_vgpr1 = COPY [[FCEIL]](s64)
 113     ; CI-LABEL: name: test_fceil_s64
 114     ; CI: [[COPY:%[0-9]+]]:_(s64) = COPY $vgpr0_vgpr1
 115     ; CI: [[FCEIL:%[0-9]+]]:_(s64) = G_FCEIL [[COPY]]
 116     ; CI: $vgpr0_vgpr1 = COPY [[FCEIL]](s64)
 117     ; VI-LABEL: name: test_fceil_s64
 118     ; VI: [[COPY:%[0-9]+]]:_(s64) = COPY $vgpr0_vgpr1
 119     ; VI: [[FCEIL:%[0-9]+]]:_(s64) = G_FCEIL [[COPY]]
 120     ; VI: $vgpr0_vgpr1 = COPY [[FCEIL]](s64)
 121     ; GFX9-LABEL: name: test_fceil_s64
 122     ; GFX9: [[COPY:%[0-9]+]]:_(s64) = COPY $vgpr0_vgpr1
 123     ; GFX9: [[FCEIL:%[0-9]+]]:_(s64) = G_FCEIL [[COPY]]
 124     ; GFX9: $vgpr0_vgpr1 = COPY [[FCEIL]](s64)
 125     %0:_(s64) = COPY $vgpr0_vgpr1
 126     %1:_(s64) = G_FCEIL %0
 127     $vgpr0_vgpr1 = COPY %1
 128 ...
 129
 130 ---
 131 name: test_fceil_v2s16
 132 body: |
 133   bb.0:
 134     liveins: $vgpr0
 135
 136     ; SI-LABEL: name: test_fceil_v2s16
 137     ; SI: [[COPY:%[0-9]+]]:_(<2 x s16>) = COPY $vgpr0
 138     ; SI: $vgpr0 = COPY [[COPY]](<2 x s16>)
 139     ; CI-LABEL: name: test_fceil_v2s16
 140     ; CI: [[COPY:%[0-9]+]]:_(<2 x s16>) = COPY $vgpr0
 141     ; CI: $vgpr0 = COPY [[COPY]](<2 x s16>)
 142     ; VI-LABEL: name: test_fceil_v2s16
 143     ; VI: [[COPY:%[0-9]+]]:_(<2 x s16>) = COPY $vgpr0
 144     ; VI: $vgpr0 = COPY [[COPY]](<2 x s16>)
 145     ; GFX9-LABEL: name: test_fceil_v2s16
 146     ; GFX9: [[COPY:%[0-9]+]]:_(<2 x s16>) = COPY $vgpr0
 147     ; GFX9: $vgpr0 = COPY [[COPY]](<2 x s16>)
 148     %0:_(<2 x s16>) = COPY $vgpr0
 149     %1:_(<2 x s16>) = G_FCEIL %0
 150     $vgpr0 = COPY %0
 151 ...
 152
 153 ---
 154 name: test_fceil_v2s32
 155 body: |
 156   bb.0:
 157     liveins: $vgpr0_vgpr1
 158
 159     ; SI-LABEL: name: test_fceil_v2s32
 160     ; SI: [[COPY:%[0-9]+]]:_(<2 x s32>) = COPY $vgpr0_vgpr1
 161     ; SI: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY]](<2 x s32>)
 162     ; SI: [[FCEIL:%[0-9]+]]:_(s32) = G_FCEIL [[UV]]
 163     ; SI: [[FCEIL1:%[0-9]+]]:_(s32) = G_FCEIL [[UV1]]
 164     ; SI: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s32>) = G_BUILD_VECTOR [[FCEIL]](s32), [[FCEIL1]](s32)
 165     ; SI: $vgpr0_vgpr1 = COPY [[BUILD_VECTOR]](<2 x s32>)
 166     ; CI-LABEL: name: test_fceil_v2s32
 167     ; CI: [[COPY:%[0-9]+]]:_(<2 x s32>) = COPY $vgpr0_vgpr1
 168     ; CI: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY]](<2 x s32>)
 169     ; CI: [[FCEIL:%[0-9]+]]:_(s32) = G_FCEIL [[UV]]
 170     ; CI: [[FCEIL1:%[0-9]+]]:_(s32) = G_FCEIL [[UV1]]
 171     ; CI: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s32>) = G_BUILD_VECTOR [[FCEIL]](s32), [[FCEIL1]](s32)
 172     ; CI: $vgpr0_vgpr1 = COPY [[BUILD_VECTOR]](<2 x s32>)
 173     ; VI-LABEL: name: test_fceil_v2s32
 174     ; VI: [[COPY:%[0-9]+]]:_(<2 x s32>) = COPY $vgpr0_vgpr1
 175     ; VI: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY]](<2 x s32>)
 176     ; VI: [[FCEIL:%[0-9]+]]:_(s32) = G_FCEIL [[UV]]
 177     ; VI: [[FCEIL1:%[0-9]+]]:_(s32) = G_FCEIL [[UV1]]
 178     ; VI: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s32>) = G_BUILD_VECTOR [[FCEIL]](s32), [[FCEIL1]](s32)
 179     ; VI: $vgpr0_vgpr1 = COPY [[BUILD_VECTOR]](<2 x s32>)
 180     ; GFX9-LABEL: name: test_fceil_v2s32
 181     ; GFX9: [[COPY:%[0-9]+]]:_(<2 x s32>) = COPY $vgpr0_vgpr1
 182     ; GFX9: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY]](<2 x s32>)
 183     ; GFX9: [[FCEIL:%[0-9]+]]:_(s32) = G_FCEIL [[UV]]
 184     ; GFX9: [[FCEIL1:%[0-9]+]]:_(s32) = G_FCEIL [[UV1]]
 185     ; GFX9: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s32>) = G_BUILD_VECTOR [[FCEIL]](s32), [[FCEIL1]](s32)
 186     ; GFX9: $vgpr0_vgpr1 = COPY [[BUILD_VECTOR]](<2 x s32>)
 187     %0:_(<2 x s32>) = COPY $vgpr0_vgpr1
 188     %1:_(<2 x s32>) = G_FCEIL %0
 189     $vgpr0_vgpr1 = COPY %1
 190 ...
 191
 192 ---
 193 name: test_fceil_v2s64
 194 body: |
 195   bb.0:
 196     liveins: $vgpr0_vgpr1_vgpr2_vgpr3
 197
 198     ; SI-LABEL: name: test_fceil_v2s64
 199     ; SI: [[COPY:%[0-9]+]]:_(<2 x s64>) = COPY $vgpr0_vgpr1_vgpr2_vgpr3
 200     ; SI: [[UV:%[0-9]+]]:_(s64), [[UV1:%[0-9]+]]:_(s64) = G_UNMERGE_VALUES [[COPY]](<2 x s64>)
 201     ; SI: [[UV2:%[0-9]+]]:_(s32), [[UV3:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[UV]](s64)
 202     ; SI: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 20
 203     ; SI: [[C1:%[0-9]+]]:_(s32) = G_CONSTANT i32 11
 204     ; SI: [[INT:%[0-9]+]]:_(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.ubfe), [[C]](s32), [[C1]](s32)
 205     ; SI: [[C2:%[0-9]+]]:_(s32) = G_CONSTANT i32 1023
 206     ; SI: [[SUB:%[0-9]+]]:_(s32) = G_SUB [[INT]], [[C2]]
 207     ; SI: [[C3:%[0-9]+]]:_(s32) = G_CONSTANT i32 -2147483648
 208     ; SI: [[AND:%[0-9]+]]:_(s32) = G_AND [[UV3]], [[C3]]
 209     ; SI: [[C4:%[0-9]+]]:_(s64) = G_CONSTANT i64 4503599627370495
 210     ; SI: [[C5:%[0-9]+]]:_(s32) = G_CONSTANT i32 0
 211     ; SI: [[MV:%[0-9]+]]:_(s64) = G_MERGE_VALUES [[C5]](s32), [[AND]](s32)
 212     ; SI: [[ASHR:%[0-9]+]]:_(s64) = G_ASHR [[C4]], [[SUB]](s32)
 213     ; SI: [[C6:%[0-9]+]]:_(s64) = G_CONSTANT i64 -1
 214     ; SI: [[XOR:%[0-9]+]]:_(s64) = G_XOR [[ASHR]], [[C6]]
 215     ; SI: [[AND1:%[0-9]+]]:_(s64) = G_AND [[UV]], [[XOR]]
 216     ; SI: [[C7:%[0-9]+]]:_(s32) = G_CONSTANT i32 51
 217     ; SI: [[ICMP:%[0-9]+]]:_(s1) = G_ICMP intpred(slt), [[SUB]](s32), [[C5]]
 218     ; SI: [[ICMP1:%[0-9]+]]:_(s1) = G_ICMP intpred(sgt), [[SUB]](s32), [[C7]]
 219     ; SI: [[SELECT:%[0-9]+]]:_(s64) = G_SELECT [[ICMP]](s1), [[MV]], [[AND1]]
 220     ; SI: [[SELECT1:%[0-9]+]]:_(s64) = G_SELECT [[ICMP1]](s1), [[UV]], [[SELECT]]
 221     ; SI: [[INTRINSIC_TRUNC:%[0-9]+]]:_(s64) = G_INTRINSIC_TRUNC [[UV]]
 222     ; SI: [[C8:%[0-9]+]]:_(s64) = G_FCONSTANT double 0.000000e+00
 223     ; SI: [[C9:%[0-9]+]]:_(s64) = G_FCONSTANT double 1.000000e+00
 224     ; SI: [[FCMP:%[0-9]+]]:_(s1) = G_FCMP floatpred(ogt), [[UV]](s64), [[C8]]
 225     ; SI: [[FCMP1:%[0-9]+]]:_(s1) = G_FCMP floatpred(one), [[UV]](s64), [[INTRINSIC_TRUNC]]
 226     ; SI: [[AND2:%[0-9]+]]:_(s1) = G_AND [[FCMP]], [[FCMP1]]
 227     ; SI: [[SELECT1:%[0-9]+]]:_(s64) = G_SELECT [[AND2]](s1), [[C9]], [[C8]]
 228     ; SI: [[FADD:%[0-9]+]]:_(s64) = G_FADD [[INTRINSIC_TRUNC]], [[SELECT1]]
 229     ; SI: [[FCEIL:%[0-9]+]]:_(s64) = G_FCEIL [[UV]]
 230     ; SI: [[UV4:%[0-9]+]]:_(s32), [[UV5:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[UV1]](s64)
 231     ; SI: [[INT1:%[0-9]+]]:_(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.ubfe), [[C]](s32), [[C1]](s32)
 232     ; SI: [[SUB1:%[0-9]+]]:_(s32) = G_SUB [[INT1]], [[C2]]
 233     ; SI: [[AND3:%[0-9]+]]:_(s32) = G_AND [[UV5]], [[C3]]
 234     ; SI: [[MV1:%[0-9]+]]:_(s64) = G_MERGE_VALUES [[C5]](s32), [[AND3]](s32)
 235     ; SI: [[ASHR1:%[0-9]+]]:_(s64) = G_ASHR [[C4]], [[SUB1]](s32)
 236     ; SI: [[XOR1:%[0-9]+]]:_(s64) = G_XOR [[ASHR1]], [[C6]]
 237     ; SI: [[AND4:%[0-9]+]]:_(s64) = G_AND [[UV1]], [[XOR1]]
 238     ; SI: [[ICMP2:%[0-9]+]]:_(s1) = G_ICMP intpred(slt), [[SUB1]](s32), [[C5]]
 239     ; SI: [[ICMP3:%[0-9]+]]:_(s1) = G_ICMP intpred(sgt), [[SUB1]](s32), [[C7]]
 240     ; SI: [[SELECT2:%[0-9]+]]:_(s64) = G_SELECT [[ICMP2]](s1), [[MV1]], [[AND4]]
 241     ; SI: [[SELECT3:%[0-9]+]]:_(s64) = G_SELECT [[ICMP3]](s1), [[UV1]], [[SELECT2]]
 242     ; SI: [[INTRINSIC_TRUNC1:%[0-9]+]]:_(s64) = G_INTRINSIC_TRUNC [[UV1]]
 243     ; SI: [[FCMP2:%[0-9]+]]:_(s1) = G_FCMP floatpred(ogt), [[UV1]](s64), [[C8]]
 244     ; SI: [[FCMP3:%[0-9]+]]:_(s1) = G_FCMP floatpred(one), [[UV1]](s64), [[INTRINSIC_TRUNC1]]
 245     ; SI: [[AND5:%[0-9]+]]:_(s1) = G_AND [[FCMP2]], [[FCMP3]]
 246     ; SI: [[SELECT3:%[0-9]+]]:_(s64) = G_SELECT [[AND5]](s1), [[C9]], [[C8]]
 247     ; SI: [[FADD:%[0-9]+]]:_(s64) = G_FADD [[INTRINSIC_TRUNC1]], [[SELECT3]]
 248     ; SI: [[FCEIL1:%[0-9]+]]:_(s64) = G_FCEIL [[UV1]]
 249     ; SI: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s64>) = G_BUILD_VECTOR [[FCEIL]](s64), [[FCEIL1]](s64)
 250     ; SI: $vgpr0_vgpr1_vgpr2_vgpr3 = COPY [[BUILD_VECTOR]](<2 x s64>)
 251     ; CI-LABEL: name: test_fceil_v2s64
 252     ; CI: [[COPY:%[0-9]+]]:_(<2 x s64>) = COPY $vgpr0_vgpr1_vgpr2_vgpr3
 253     ; CI: [[UV:%[0-9]+]]:_(s64), [[UV1:%[0-9]+]]:_(s64) = G_UNMERGE_VALUES [[COPY]](<2 x s64>)
 254     ; CI: [[FCEIL:%[0-9]+]]:_(s64) = G_FCEIL [[UV]]
 255     ; CI: [[FCEIL1:%[0-9]+]]:_(s64) = G_FCEIL [[UV1]]
 256     ; CI: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s64>) = G_BUILD_VECTOR [[FCEIL]](s64), [[FCEIL1]](s64)
 257     ; CI: $vgpr0_vgpr1_vgpr2_vgpr3 = COPY [[BUILD_VECTOR]](<2 x s64>)
 258     ; VI-LABEL: name: test_fceil_v2s64
 259     ; VI: [[COPY:%[0-9]+]]:_(<2 x s64>) = COPY $vgpr0_vgpr1_vgpr2_vgpr3
 260     ; VI: [[UV:%[0-9]+]]:_(s64), [[UV1:%[0-9]+]]:_(s64) = G_UNMERGE_VALUES [[COPY]](<2 x s64>)
 261     ; VI: [[FCEIL:%[0-9]+]]:_(s64) = G_FCEIL [[UV]]
 262     ; VI: [[FCEIL1:%[0-9]+]]:_(s64) = G_FCEIL [[UV1]]
 263     ; VI: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s64>) = G_BUILD_VECTOR [[FCEIL]](s64), [[FCEIL1]](s64)
 264     ; VI: $vgpr0_vgpr1_vgpr2_vgpr3 = COPY [[BUILD_VECTOR]](<2 x s64>)
 265     ; GFX9-LABEL: name: test_fceil_v2s64
 266     ; GFX9: [[COPY:%[0-9]+]]:_(<2 x s64>) = COPY $vgpr0_vgpr1_vgpr2_vgpr3
 267     ; GFX9: [[UV:%[0-9]+]]:_(s64), [[UV1:%[0-9]+]]:_(s64) = G_UNMERGE_VALUES [[COPY]](<2 x s64>)
 268     ; GFX9: [[FCEIL:%[0-9]+]]:_(s64) = G_FCEIL [[UV]]
 269     ; GFX9: [[FCEIL1:%[0-9]+]]:_(s64) = G_FCEIL [[UV1]]
 270     ; GFX9: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s64>) = G_BUILD_VECTOR [[FCEIL]](s64), [[FCEIL1]](s64)
 271     ; GFX9: $vgpr0_vgpr1_vgpr2_vgpr3 = COPY [[BUILD_VECTOR]](<2 x s64>)
 272     %0:_(<2 x s64>) = COPY $vgpr0_vgpr1_vgpr2_vgpr3
 273     %1:_(<2 x s64>) = G_FCEIL %0
 274     $vgpr0_vgpr1_vgpr2_vgpr3 = COPY %1
 275 ...