test/CodeGen/AMDGPU/GlobalISel/llvm.amdgcn.end.cf.i32.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -global-isel -mtriple=amdgcn--amdhsa -mcpu=gfx1010 -mattr=+wavefrontsize32,-wavefrontsize64 -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   3
   4 define amdgpu_kernel void @test_wave32(i32 %arg0, [8 x i32], i32 %saved) {
   5 ; GCN-LABEL: test_wave32:
   6 ; GCN:       ; %bb.0: ; %entry
   7 ; GCN-NEXT:    s_load_dword s1, s[4:5], 0x0
   8 ; GCN-NEXT:    s_load_dword s0, s[4:5], 0x24
   9 ; GCN-NEXT:    ; implicit-def: $vcc_hi
  10 ; GCN-NEXT:    s_waitcnt lgkmcnt(0)
  11 ; GCN-NEXT:    s_cmp_eq_u32 s1, 0
  12 ; GCN-NEXT:    s_cbranch_scc0 BB0_2
  13 ; GCN-NEXT:  ; %bb.1: ; %mid
  14 ; GCN-NEXT:    v_mov_b32_e32 v0, 0
  15 ; GCN-NEXT:    global_store_dword v[0:1], v0, off
  16 ; GCN-NEXT:  BB0_2: ; %bb
  17 ; GCN-NEXT:    v_nop
  18 ; GCN-NEXT:    s_or_b32 exec_lo, exec_lo, s0
  19 ; GCN-NEXT:    v_mov_b32_e32 v0, 0
  20 ; GCN-NEXT:    global_store_dword v[0:1], v0, off
  21 ; GCN-NEXT:    s_endpgm
  22 entry:
  23   %cond = icmp eq i32 %arg0, 0
  24   br i1 %cond, label %mid, label %bb
  25
  26 mid:
  27   store volatile i32 0, i32 addrspace(1)* undef
  28   br label %bb
  29
  30 bb:
  31   call void @llvm.amdgcn.end.cf.i32(i32 %saved)
  32   store volatile i32 0, i32 addrspace(1)* undef
  33   ret void
  34 }
  35
  36 declare void @llvm.amdgcn.end.cf.i32(i32 %val)