test/CodeGen/AMDGPU/GlobalISel/regbankselect-amdgcn.class.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect %s -verify-machineinstrs -o - -regbankselect-fast | FileCheck %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect %s -verify-machineinstrs -o - -regbankselect-greedy | FileCheck %s
   4
   5 ---
   6 name: class_ss
   7 legalized: true
   8
   9 body: |
  10   bb.0:
  11     liveins: $sgpr0_sgpr1, $sgpr2
  12     ; CHECK-LABEL: name: class_ss
  13     ; CHECK: [[COPY:%[0-9]+]]:sgpr(s64) = COPY $sgpr0_sgpr1
  14     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  15     ; CHECK: [[INT:%[0-9]+]]:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), [[COPY]](s64), [[COPY1]](s32)
  16     %0:_(s64) = COPY $sgpr0_sgpr1
  17     %1:_(s32) = COPY $sgpr2
  18     %2:_(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), %0, %1
  19 ...
  20
  21 ---
  22 name: class_sv
  23 legalized: true
  24
  25 body: |
  26   bb.0:
  27     liveins: $sgpr0_sgpr1, $vgpr0
  28
  29     ; CHECK-LABEL: name: class_sv
  30     ; CHECK: [[COPY:%[0-9]+]]:sgpr(s64) = COPY $sgpr0_sgpr1
  31     ; CHECK: [[COPY1:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  32     ; CHECK: [[INT:%[0-9]+]]:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), [[COPY]](s64), [[COPY1]](s32)
  33     %0:_(s64) = COPY $sgpr0_sgpr1
  34     %1:_(s32) = COPY $vgpr0
  35     %2:_(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), %0, %1
  36 ...
  37
  38 ---
  39 name: class_vs
  40 legalized: true
  41
  42 body: |
  43   bb.0:
  44     liveins: $vgpr0_vgpr1, $sgpr0
  45     ; CHECK-LABEL: name: class_vs
  46     ; CHECK: [[COPY:%[0-9]+]]:vgpr(s64) = COPY $vgpr0_vgpr1
  47     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  48     ; CHECK: [[INT:%[0-9]+]]:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), [[COPY]](s64), [[COPY1]](s32)
  49     %0:_(s64) = COPY $vgpr0_vgpr1
  50     %1:_(s32) = COPY $sgpr0
  51     %2:_(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), %0, %1
  52 ...
  53
  54 ---
  55 name: class_vv
  56 legalized: true
  57
  58 body: |
  59   bb.0:
  60     liveins: $vgpr0, $vgpr1
  61     ; CHECK-LABEL: name: class_vv
  62     ; CHECK: [[COPY:%[0-9]+]]:vgpr(s64) = COPY $vgpr0_vgpr1
  63     ; CHECK: [[COPY1:%[0-9]+]]:vgpr(s32) = COPY $vgpr2
  64     ; CHECK: [[INT:%[0-9]+]]:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), [[COPY]](s64), [[COPY1]](s32)
  65     %0:_(s64) = COPY $vgpr0_vgpr1
  66     %1:_(s32) = COPY $vgpr2
  67     %2:_(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.class), %0, %1
  68 ...