test/CodeGen/AMDGPU/GlobalISel/regbankselect-amdgcn.div.scale.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect %s -verify-machineinstrs -o - -regbankselect-fast | FileCheck %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect %s -verify-machineinstrs -o - -regbankselect-greedy | FileCheck %s
   4
   5 ---
   6 name: div_scale_ss
   7 legalized: true
   8
   9 body: |
  10   bb.0:
  11     liveins: $sgpr0, $sgpr1
  12     ; CHECK-LABEL: name: div_scale_ss
  13     ; CHECK: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  14     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr1
  15     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32), [[INT1:%[0-9]+]]:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.div.scale), [[COPY]](s32), [[COPY1]](s32), 0
  16     %0:_(s32) = COPY $sgpr0
  17     %1:_(s32) = COPY $sgpr1
  18     %2:_(s32), %3:_(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.div.scale), %0, %1, 0
  19 ...
  20
  21 ---
  22 name: div_scale_sv
  23 legalized: true
  24
  25 body: |
  26   bb.0:
  27     liveins: $sgpr0, $vgpr0
  28     ; CHECK-LABEL: name: div_scale_sv
  29     ; CHECK: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  30     ; CHECK: [[COPY1:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  31     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32), [[INT1:%[0-9]+]]:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.div.scale), [[COPY]](s32), [[COPY1]](s32), 0
  32     %0:_(s32) = COPY $sgpr0
  33     %1:_(s32) = COPY $vgpr0
  34     %2:_(s32), %3:_(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.div.scale), %0, %1, 0
  35 ...
  36
  37 ---
  38 name: div_scale_vs
  39 legalized: true
  40
  41 body: |
  42   bb.0:
  43     liveins: $sgpr0, $vgpr0
  44     ; CHECK-LABEL: name: div_scale_vs
  45     ; CHECK: [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  46     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  47     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32), [[INT1:%[0-9]+]]:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.div.scale), [[COPY]](s32), [[COPY1]](s32), 0
  48     %0:_(s32) = COPY $vgpr0
  49     %1:_(s32) = COPY $sgpr0
  50     %2:_(s32), %3:_(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.div.scale), %0, %1, 0
  51 ...
  52
  53 ---
  54 name: div_scale_vv
  55 legalized: true
  56
  57 body: |
  58   bb.0:
  59     liveins: $vgpr0, $vgpr0
  60     ; CHECK-LABEL: name: div_scale_vv
  61     ; CHECK: [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  62     ; CHECK: [[COPY1:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  63     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32), [[INT1:%[0-9]+]]:vcc(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.div.scale), [[COPY]](s32), [[COPY1]](s32), 0
  64     %0:_(s32) = COPY $vgpr0
  65     %1:_(s32) = COPY $vgpr0
  66     %2:_(s32), %3:_(s1) = G_INTRINSIC intrinsic(@llvm.amdgcn.div.scale), %0, %1, 0
  67 ...