test/CodeGen/AMDGPU/GlobalISel/regbankselect-amdgcn.readlane.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect %s -verify-machineinstrs -o - -regbankselect-fast | FileCheck %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect %s -verify-machineinstrs -o - -regbankselect-greedy | FileCheck %s
   4
   5 ---
   6 name: readlane_ss
   7 legalized: true
   8
   9 body: |
  10   bb.0:
  11     liveins: $sgpr0, $sgpr1
  12     ; CHECK-LABEL: name: readlane_ss
  13     ; CHECK: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  14     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr1
  15     ; CHECK: [[COPY2:%[0-9]+]]:vgpr(s32) = COPY [[COPY]](s32)
  16     ; CHECK: [[INT:%[0-9]+]]:sgpr(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.readlane), [[COPY2]](s32), [[COPY1]](s32)
  17     %0:_(s32) = COPY $sgpr0
  18     %1:_(s32) = COPY $sgpr1
  19     %2:_(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.readlane), %0, %1
  20 ...
  21
  22 ---
  23 name: readlane_vs
  24 legalized: true
  25
  26 body: |
  27   bb.0:
  28     liveins: $vgpr0, $sgpr0
  29     ; CHECK-LABEL: name: readlane_vs
  30     ; CHECK: [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  31     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  32     ; CHECK: [[INT:%[0-9]+]]:sgpr(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.readlane), [[COPY]](s32), [[COPY1]](s32)
  33     %0:_(s32) = COPY $vgpr0
  34     %1:_(s32) = COPY $sgpr0
  35     %2:_(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.readlane), %0, %1
  36 ...
  37
  38 ---
  39 name: readlane_vv
  40 legalized: true
  41
  42 body: |
  43   bb.0:
  44     liveins: $vgpr0, $vgpr1
  45     ; CHECK-LABEL: name: readlane_vv
  46     ; CHECK: [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  47     ; CHECK: [[COPY1:%[0-9]+]]:vgpr_32(s32) = COPY $vgpr1
  48     ; CHECK: [[V_READFIRSTLANE_B32_:%[0-9]+]]:sreg_32_xm0 = V_READFIRSTLANE_B32 [[COPY1]](s32), implicit $exec
  49     ; CHECK: [[INT:%[0-9]+]]:sgpr(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.readlane), [[COPY]](s32), [[V_READFIRSTLANE_B32_]]
  50     %0:_(s32) = COPY $vgpr0
  51     %1:_(s32) = COPY $vgpr1
  52     %2:_(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.readlane), %0, %1
  53 ...
  54
  55 ---
  56 name: readlane_sv
  57 legalized: true
  58
  59 body: |
  60   bb.0:
  61     liveins: $vgpr0, $sgpr0
  62     ; CHECK-LABEL: name: readlane_sv
  63     ; CHECK: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  64     ; CHECK: [[COPY1:%[0-9]+]]:vgpr_32(s32) = COPY $vgpr0
  65     ; CHECK: [[COPY2:%[0-9]+]]:vgpr(s32) = COPY [[COPY]](s32)
  66     ; CHECK: [[V_READFIRSTLANE_B32_:%[0-9]+]]:sreg_32_xm0 = V_READFIRSTLANE_B32 [[COPY1]](s32), implicit $exec
  67     ; CHECK: [[INT:%[0-9]+]]:sgpr(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.readlane), [[COPY2]](s32), [[V_READFIRSTLANE_B32_]]
  68     %0:_(s32) = COPY $sgpr0
  69     %1:_(s32) = COPY $vgpr0
  70     %2:_(s32) = G_INTRINSIC intrinsic(@llvm.amdgcn.readlane), %0, %1
  71 ...