test/CodeGen/AMDGPU/GlobalISel/regbankselect-atomic-cmpxchg.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect %s -verify-machineinstrs -o - -regbankselect-fast | FileCheck %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect %s -verify-machineinstrs -o - -regbankselect-greedy | FileCheck %s
   4
   5 ---
   6 name: atomic_cmpxchg_global_i32_sss
   7 legalized: true
   8
   9 body: |
  10   bb.0:
  11     liveins: $sgpr0_sgpr1, $sgpr2, $sgpr3
  12     ; CHECK-LABEL: name: atomic_cmpxchg_global_i32_sss
  13     ; CHECK: [[COPY:%[0-9]+]]:sgpr(p1) = COPY $sgpr0_sgpr1
  14     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  15     ; CHECK: [[COPY2:%[0-9]+]]:sgpr(s32) = COPY $sgpr3
  16     ; CHECK: [[COPY3:%[0-9]+]]:vgpr(p1) = COPY [[COPY]](p1)
  17     ; CHECK: [[COPY4:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  18     ; CHECK: [[COPY5:%[0-9]+]]:vgpr(s32) = COPY [[COPY2]](s32)
  19     ; CHECK: [[ATOMIC_CMPXCHG:%[0-9]+]]:vgpr(s32) = G_ATOMIC_CMPXCHG [[COPY3]](p1), [[COPY4]], [[COPY5]] :: (load store seq_cst 4, addrspace 1)
  20     %0:_(p1) = COPY $sgpr0_sgpr1
  21     %1:_(s32) = COPY $sgpr2
  22     %2:_(s32) = COPY $sgpr3
  23     %3:_(s32) = G_ATOMIC_CMPXCHG %0, %1, %2 :: (load store seq_cst 4, addrspace 1)
  24 ...
  25
  26 ---
  27 name: atomic_cmpxchg_flat_i32_sss
  28 legalized: true
  29
  30 body: |
  31   bb.0:
  32     liveins: $sgpr0_sgpr1, $sgpr2, $sgpr3
  33     ; CHECK-LABEL: name: atomic_cmpxchg_flat_i32_sss
  34     ; CHECK: [[COPY:%[0-9]+]]:sgpr(p0) = COPY $sgpr0_sgpr1
  35     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  36     ; CHECK: [[COPY2:%[0-9]+]]:sgpr(s32) = COPY $sgpr3
  37     ; CHECK: [[COPY3:%[0-9]+]]:vgpr(p0) = COPY [[COPY]](p0)
  38     ; CHECK: [[COPY4:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  39     ; CHECK: [[COPY5:%[0-9]+]]:vgpr(s32) = COPY [[COPY2]](s32)
  40     ; CHECK: [[ATOMIC_CMPXCHG:%[0-9]+]]:vgpr(s32) = G_ATOMIC_CMPXCHG [[COPY3]](p0), [[COPY4]], [[COPY5]] :: (load store seq_cst 4)
  41     %0:_(p0) = COPY $sgpr0_sgpr1
  42     %1:_(s32) = COPY $sgpr2
  43     %2:_(s32) = COPY $sgpr3
  44     %3:_(s32) = G_ATOMIC_CMPXCHG %0, %1, %2 :: (load store seq_cst 4, addrspace 0)
  45 ...
  46
  47 ---
  48 name: atomic_cmpxchg_local_i32_sss
  49 legalized: true
  50
  51 body: |
  52   bb.0:
  53     liveins: $sgpr0, $sgpr1, $sgpr2
  54     ; CHECK-LABEL: name: atomic_cmpxchg_local_i32_sss
  55     ; CHECK: [[COPY:%[0-9]+]]:sgpr(p3) = COPY $sgpr0
  56     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr1
  57     ; CHECK: [[COPY2:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  58     ; CHECK: [[COPY3:%[0-9]+]]:vgpr(p3) = COPY [[COPY]](p3)
  59     ; CHECK: [[COPY4:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  60     ; CHECK: [[COPY5:%[0-9]+]]:vgpr(s32) = COPY [[COPY2]](s32)
  61     ; CHECK: [[ATOMIC_CMPXCHG:%[0-9]+]]:vgpr(s32) = G_ATOMIC_CMPXCHG [[COPY3]](p3), [[COPY4]], [[COPY5]] :: (load store seq_cst 4, addrspace 3)
  62     %0:_(p3) = COPY $sgpr0
  63     %1:_(s32) = COPY $sgpr1
  64     %2:_(s32) = COPY $sgpr2
  65     %3:_(s32) = G_ATOMIC_CMPXCHG %0, %1, %2 :: (load store seq_cst 4, addrspace 3)
  66 ...