[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / AMDGPU / fmad.ll
blob9c39bee753be56b0bbf55bfbb85236f4977c5584
1 ;RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s
3 ;CHECK: MULADD_IEEE * {{T[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
5 define amdgpu_ps void @test(<4 x float> inreg %reg0) {
6    %r0 = extractelement <4 x float> %reg0, i32 0
7    %r1 = extractelement <4 x float> %reg0, i32 1
8    %r2 = extractelement <4 x float> %reg0, i32 2
9    %r3 = fmul float %r0, %r1
10    %r4 = fadd float %r3, %r2
11    %vec = insertelement <4 x float> undef, float %r4, i32 0
12    call void @llvm.r600.store.swizzle(<4 x float> %vec, i32 0, i32 0)
13    ret void
16 declare float @fabs(float ) readnone
17 declare void @llvm.r600.store.swizzle(<4 x float>, i32, i32)