[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / AMDGPU / fmax.ll
blob763040522718cf545bbd0a695afa2881854679e5
1 ;RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s
3 ;CHECK: MAX * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
5 define amdgpu_ps void @test(<4 x float> inreg %reg0) {
6    %r0 = extractelement <4 x float> %reg0, i32 0
7    %r1 = extractelement <4 x float> %reg0, i32 1
8    %r2 = fcmp oge float %r0, %r1
9    %r3 = select i1 %r2, float %r0, float %r1
10    %vec = insertelement <4 x float> undef, float %r3, i32 0
11    call void @llvm.r600.store.swizzle(<4 x float> %vec, i32 0, i32 0)
12    ret void
15 declare void @llvm.r600.store.swizzle(<4 x float>, i32, i32)