test/CodeGen/AMDGPU/fmax3.f64.ll

   1 ; RUN: llc -march=amdgcn -mcpu=tahiti -verify-machineinstrs < %s | FileCheck -check-prefix=SI %s
   2 ; RUN: llc -march=amdgcn -mcpu=tonga -mattr=-flat-for-global -verify-machineinstrs < %s | FileCheck -check-prefix=SI %s
   3
   4 declare double @llvm.maxnum.f64(double, double) nounwind readnone
   5
   6 ; SI-LABEL: {{^}}test_fmax3_f64:
   7 ; SI: buffer_load_dwordx2 [[REGA:v\[[0-9]+:[0-9]+\]]], off, s[{{[0-9]+:[0-9]+}}], 0{{$}}
   8 ; SI: buffer_load_dwordx2 [[REGB:v\[[0-9]+:[0-9]+\]]], off, s[{{[0-9]+:[0-9]+}}], 0 offset:8
   9 ; SI: buffer_load_dwordx2 [[REGC:v\[[0-9]+:[0-9]+\]]], off, s[{{[0-9]+:[0-9]+}}], 0 offset:16
  10 ; SI: v_max_f64 [[QUIET_A:v\[[0-9]+:[0-9]+\]]], [[REGA]], [[REGA]]
  11 ; SI: v_max_f64 [[QUIET_B:v\[[0-9]+:[0-9]+\]]], [[REGB]], [[REGB]]
  12 ; SI: v_max_f64 [[MAX0:v\[[0-9]+:[0-9]+\]]], [[QUIET_A]], [[QUIET_B]]
  13 ; SI: v_max_f64 [[QUIET_C:v\[[0-9]+:[0-9]+\]]], [[REGC]], [[REGC]]
  14 ; SI: v_max_f64 [[RESULT:v\[[0-9]+:[0-9]+\]]], [[MAX0]], [[QUIET_C]]
  15 ; SI: buffer_store_dwordx2 [[RESULT]],
  16 ; SI: s_endpgm
  17 define amdgpu_kernel void @test_fmax3_f64(double addrspace(1)* %out, double addrspace(1)* %aptr) nounwind {
  18   %bptr = getelementptr double, double addrspace(1)* %aptr, i32 1
  19   %cptr = getelementptr double, double addrspace(1)* %aptr, i32 2
  20   %a = load volatile double, double addrspace(1)* %aptr, align 8
  21   %b = load volatile double, double addrspace(1)* %bptr, align 8
  22   %c = load volatile double, double addrspace(1)* %cptr, align 8
  23   %f0 = call double @llvm.maxnum.f64(double %a, double %b) nounwind readnone
  24   %f1 = call double @llvm.maxnum.f64(double %f0, double %c) nounwind readnone
  25   store double %f1, double addrspace(1)* %out, align 8
  26   ret void
  27 }