test/CodeGen/AMDGPU/image_ls_mipmap_zero.ll

   1 ; RUN: llc -march=amdgcn -mcpu=verde -verify-machineinstrs < %s | FileCheck -check-prefixes=GCN %s
   2 ; RUN: llc -march=amdgcn -mcpu=gfx900 -verify-machineinstrs < %s | FileCheck -check-prefixes=GCN %s
   3
   4
   5 ; GCN-LABEL: {{^}}load_mip_1d:
   6 ; GCN-NOT: image_load_mip
   7 ; GCN: image_load
   8 define amdgpu_ps <4 x float> @load_mip_1d(<8 x i32> inreg %rsrc, i32 %s) {
   9 main_body:
  10   %v = call <4 x float> @llvm.amdgcn.image.load.mip.1d.v4f32.i32(i32 15, i32 %s, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  11   ret <4 x float> %v
  12 }
  13
  14 ; GCN-LABEL: {{^}}load_mip_2d:
  15 ; GCN-NOT: image_load_mip
  16 ; GCN: image_load
  17 define amdgpu_ps <4 x float> @load_mip_2d(<8 x i32> inreg %rsrc, i32 %s, i32 %t) {
  18 main_body:
  19   %v = call <4 x float> @llvm.amdgcn.image.load.mip.2d.v4f32.i32(i32 15, i32 %s, i32 %t, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  20   ret <4 x float> %v
  21 }
  22
  23 ; GCN-LABEL: {{^}}load_mip_3d:
  24 ; GCN-NOT: image_load_mip
  25 ; GCN: image_load
  26 define amdgpu_ps <4 x float> @load_mip_3d(<8 x i32> inreg %rsrc, i32 %s, i32 %t, i32 %u) {
  27 main_body:
  28   %v = call <4 x float> @llvm.amdgcn.image.load.mip.3d.v4f32.i32(i32 15, i32 %s, i32 %t, i32 %u, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  29   ret <4 x float> %v
  30 }
  31
  32 ; GCN-LABEL: {{^}}load_mip_1darray:
  33 ; GCN-NOT: image_load_mip
  34 ; GCN: image_load
  35 define amdgpu_ps <4 x float> @load_mip_1darray(<8 x i32> inreg %rsrc, i32 %s, i32 %t) {
  36 main_body:
  37   %v = call <4 x float> @llvm.amdgcn.image.load.mip.1darray.v4f32.i32(i32 15, i32 %s, i32 %t, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  38   ret <4 x float> %v
  39 }
  40
  41 ; GCN-LABEL: {{^}}load_mip_2darray:
  42 ; GCN-NOT: image_load_mip
  43 ; GCN: image_load
  44 define amdgpu_ps <4 x float> @load_mip_2darray(<8 x i32> inreg %rsrc, i32 %s, i32 %t, i32 %u) {
  45 main_body:
  46   %v = call <4 x float> @llvm.amdgcn.image.load.mip.2darray.v4f32.i32(i32 15, i32 %s, i32 %t, i32 %u, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  47   ret <4 x float> %v
  48 }
  49
  50 ; GCN-LABEL: {{^}}load_mip_cube:
  51 ; GCN-NOT: image_load_mip
  52 ; GCN: image_load
  53 define amdgpu_ps <4 x float> @load_mip_cube(<8 x i32> inreg %rsrc, i32 %s, i32 %t, i32 %u) {
  54 main_body:
  55   %v = call <4 x float> @llvm.amdgcn.image.load.mip.cube.v4f32.i32(i32 15, i32 %s, i32 %t, i32 %u, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  56   ret <4 x float> %v
  57 }
  58
  59
  60
  61 ; GCN-LABEL: {{^}}store_mip_1d:
  62 ; GCN-NOT: image_store_mip
  63 ; GCN: image_store
  64 define amdgpu_ps void @store_mip_1d(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s) {
  65 main_body:
  66   call void @llvm.amdgcn.image.store.mip.1d.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  67   ret void
  68 }
  69
  70 ; GCN-LABEL: {{^}}store_mip_2d:
  71 ; GCN-NOT: image_store_mip
  72 ; GCN: image_store
  73 define amdgpu_ps void @store_mip_2d(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t) {
  74 main_body:
  75   call void @llvm.amdgcn.image.store.mip.2d.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  76   ret void
  77 }
  78
  79 ; GCN-LABEL: {{^}}store_mip_3d:
  80 ; GCN-NOT: image_store_mip
  81 ; GCN: image_store
  82 define amdgpu_ps void @store_mip_3d(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t, i32 %u) {
  83 main_body:
  84   call void @llvm.amdgcn.image.store.mip.3d.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 %u, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  85   ret void
  86 }
  87
  88 ; GCN-LABEL: {{^}}store_mip_1darray:
  89 ; GCN-NOT: image_store_mip
  90 ; GCN: image_store
  91 define amdgpu_ps void @store_mip_1darray(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t) {
  92 main_body:
  93   call void @llvm.amdgcn.image.store.mip.1darray.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
  94   ret void
  95 }
  96
  97 ; GCN-LABEL: {{^}}store_mip_2darray:
  98 ; GCN-NOT: image_store_mip
  99 ; GCN: image_store
 100 define amdgpu_ps void @store_mip_2darray(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t, i32 %u) {
 101 main_body:
 102   call void @llvm.amdgcn.image.store.mip.2darray.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 %u, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
 103   ret void
 104 }
 105
 106 ; GCN-LABEL: {{^}}store_mip_cube:
 107 ; GCN-NOT: image_store_mip
 108 ; GCN: image_store
 109 define amdgpu_ps void @store_mip_cube(<8 x i32> inreg %rsrc, <4 x float> %vdata, i32 %s, i32 %t, i32 %u) {
 110 main_body:
 111   call void @llvm.amdgcn.image.store.mip.cube.v4f32.i32(<4 x float> %vdata, i32 15, i32 %s, i32 %t, i32 %u, i32 0, <8 x i32> %rsrc, i32 0, i32 0)
 112   ret void
 113 }
 114
 115 declare <4 x float> @llvm.amdgcn.image.load.mip.1d.v4f32.i32(i32, i32, i32, <8 x i32>, i32, i32) #1
 116 declare <4 x float> @llvm.amdgcn.image.load.mip.2d.v4f32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 117 declare <4 x float> @llvm.amdgcn.image.load.mip.3d.v4f32.i32(i32, i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 118 declare <4 x float> @llvm.amdgcn.image.load.mip.1darray.v4f32.i32(i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 119 declare <4 x float> @llvm.amdgcn.image.load.mip.2darray.v4f32.i32(i32, i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 120 declare <4 x float> @llvm.amdgcn.image.load.mip.cube.v4f32.i32(i32, i32, i32, i32, i32, <8 x i32>, i32, i32) #1
 121
 122
 123 declare void @llvm.amdgcn.image.store.mip.1d.v4f32.i32(<4 x float>, i32, i32, i32, <8 x i32>, i32, i32) #0
 124 declare void @llvm.amdgcn.image.store.mip.2d.v4f32.i32(<4 x float>, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 125 declare void @llvm.amdgcn.image.store.mip.3d.v4f32.i32(<4 x float>, i32, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 126 declare void @llvm.amdgcn.image.store.mip.cube.v4f32.i32(<4 x float>, i32, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 127 declare void @llvm.amdgcn.image.store.mip.1darray.v4f32.i32(<4 x float>, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 128 declare void @llvm.amdgcn.image.store.mip.2darray.v4f32.i32(<4 x float>, i32, i32, i32, i32, i32, <8 x i32>, i32, i32) #0
 129
 130 attributes #0 = { nounwind }
 131 attributes #1 = { nounwind readonly }
 132