test/CodeGen/AMDGPU/llvm.amdgcn.raw.buffer.store.format.ll

   1 ;RUN: llc < %s -march=amdgcn -mcpu=verde -verify-machineinstrs | FileCheck -check-prefix=VERDE %s
   2 ;RUN: llc < %s -march=amdgcn -mcpu=tonga -verify-machineinstrs | FileCheck %s
   3
   4 ;CHECK-LABEL: {{^}}buffer_store:
   5 ;CHECK-NOT: s_waitcnt
   6 ;CHECK: buffer_store_format_xyzw v[0:3], off, s[0:3], 0
   7 ;CHECK: buffer_store_format_xyzw v[4:7], off, s[0:3], 0 glc
   8 ;CHECK: buffer_store_format_xyzw v[8:11], off, s[0:3], 0 slc
   9 define amdgpu_ps void @buffer_store(<4 x i32> inreg, <4 x float>, <4 x float>, <4 x float>) {
  10 main_body:
  11   call void @llvm.amdgcn.raw.buffer.store.format.v4f32(<4 x float> %1, <4 x i32> %0, i32 0, i32 0, i32 0)
  12   call void @llvm.amdgcn.raw.buffer.store.format.v4f32(<4 x float> %2, <4 x i32> %0, i32 0, i32 0, i32 1)
  13   call void @llvm.amdgcn.raw.buffer.store.format.v4f32(<4 x float> %3, <4 x i32> %0, i32 0, i32 0, i32 2)
  14   ret void
  15 }
  16
  17 ;CHECK-LABEL: {{^}}buffer_store_immoffs:
  18 ;CHECK-NOT: s_waitcnt
  19 ;CHECK: buffer_store_format_xyzw v[0:3], off, s[0:3], 0 offset:42
  20 define amdgpu_ps void @buffer_store_immoffs(<4 x i32> inreg, <4 x float>) {
  21 main_body:
  22   call void @llvm.amdgcn.raw.buffer.store.format.v4f32(<4 x float> %1, <4 x i32> %0, i32 42, i32 0, i32 0)
  23   ret void
  24 }
  25
  26 ;CHECK-LABEL: {{^}}buffer_store_ofs:
  27 ;CHECK-NOT: s_waitcnt
  28 ;CHECK: buffer_store_format_xyzw v[0:3], v4, s[0:3], 0 offen
  29 define amdgpu_ps void @buffer_store_ofs(<4 x i32> inreg, <4 x float>, i32) {
  30 main_body:
  31   call void @llvm.amdgcn.raw.buffer.store.format.v4f32(<4 x float> %1, <4 x i32> %0, i32 %2, i32 0, i32 0)
  32   ret void
  33 }
  34
  35 ; Ideally, the register allocator would avoid the wait here
  36 ;
  37 ;CHECK-LABEL: {{^}}buffer_store_wait:
  38 ;CHECK-NOT: s_waitcnt
  39 ;CHECK: buffer_store_format_xyzw v[0:3], v4, s[0:3], 0 offen
  40 ;VERDE: s_waitcnt expcnt(0)
  41 ;CHECK: buffer_load_format_xyzw v[0:3], v5, s[0:3], 0 offen
  42 ;CHECK: s_waitcnt vmcnt(0)
  43 ;CHECK: buffer_store_format_xyzw v[0:3], v6, s[0:3], 0 offen
  44 define amdgpu_ps void @buffer_store_wait(<4 x i32> inreg, <4 x float>, i32, i32, i32) {
  45 main_body:
  46   call void @llvm.amdgcn.raw.buffer.store.format.v4f32(<4 x float> %1, <4 x i32> %0, i32 %2, i32 0, i32 0)
  47   %data = call <4 x float> @llvm.amdgcn.raw.buffer.load.format.v4f32(<4 x i32> %0, i32 %3, i32 0, i32 0)
  48   call void @llvm.amdgcn.raw.buffer.store.format.v4f32(<4 x float> %data, <4 x i32> %0, i32 %4, i32 0, i32 0)
  49   ret void
  50 }
  51
  52 ;CHECK-LABEL: {{^}}buffer_store_x1:
  53 ;CHECK-NOT: s_waitcnt
  54 ;CHECK: buffer_store_format_x v0, v1, s[0:3], 0 offen
  55 define amdgpu_ps void @buffer_store_x1(<4 x i32> inreg %rsrc, float %data, i32 %offset) {
  56 main_body:
  57   call void @llvm.amdgcn.raw.buffer.store.format.f32(float %data, <4 x i32> %rsrc, i32 %offset, i32 0, i32 0)
  58   ret void
  59 }
  60
  61 ;CHECK-LABEL: {{^}}buffer_store_x2:
  62 ;CHECK-NOT: s_waitcnt
  63 ;CHECK: buffer_store_format_xy v[0:1], v2, s[0:3], 0 offen
  64 define amdgpu_ps void @buffer_store_x2(<4 x i32> inreg %rsrc, <2 x float> %data, i32 %offset) {
  65 main_body:
  66   call void @llvm.amdgcn.raw.buffer.store.format.v2f32(<2 x float> %data, <4 x i32> %rsrc, i32 %offset, i32 0, i32 0)
  67   ret void
  68 }
  69
  70 declare void @llvm.amdgcn.raw.buffer.store.format.f32(float, <4 x i32>, i32, i32, i32) #0
  71 declare void @llvm.amdgcn.raw.buffer.store.format.v2f32(<2 x float>, <4 x i32>, i32, i32, i32) #0
  72 declare void @llvm.amdgcn.raw.buffer.store.format.v4f32(<4 x float>, <4 x i32>, i32, i32, i32) #0
  73 declare <4 x float> @llvm.amdgcn.raw.buffer.load.format.v4f32(<4 x i32>, i32, i32, i32) #1
  74
  75 attributes #0 = { nounwind }
  76 attributes #1 = { nounwind readonly }