test/CodeGen/AMDGPU/llvm.amdgcn.raw.tbuffer.store.ll

   1 ;RUN: llc < %s -march=amdgcn -mcpu=verde -verify-machineinstrs | FileCheck -check-prefixes=GCN,VERDE,PREGFX10 %s
   2 ;RUN: llc < %s -march=amdgcn -mcpu=tonga -verify-machineinstrs | FileCheck -check-prefixes=GCN,PREGFX10 %s
   3 ;RUN: llc < %s -march=amdgcn -mcpu=gfx1010 -verify-machineinstrs | FileCheck -check-prefixes=GCN,GFX10 %s
   4
   5 ; GCN-LABEL: {{^}}tbuffer_store:
   6 ; PREGFX10: tbuffer_store_format_xyzw v[0:3], off, s[0:3], dfmt:12, nfmt:2, 0
   7 ; PREGFX10: tbuffer_store_format_xyzw v[4:7], off, s[0:3], dfmt:13, nfmt:3, 0 glc
   8 ; PREGFX10: tbuffer_store_format_xyzw v[8:11], off, s[0:3], dfmt:14, nfmt:4, 0 slc
   9 ; PREGFX10: tbuffer_store_format_xyzw v[8:11], off, s[0:3], dfmt:14, nfmt:4, 0 glc
  10 ; GFX10: tbuffer_store_format_xyzw v[0:3], off, s[0:3], format:44, 0
  11 ; GFX10: tbuffer_store_format_xyzw v[4:7], off, s[0:3], format:61, 0 glc
  12 ; GFX10: tbuffer_store_format_xyzw v[8:11], off, s[0:3], format:78, 0 slc
  13 ; GFX10: tbuffer_store_format_xyzw v[8:11], off, s[0:3], format:78, 0 glc dlc
  14 define amdgpu_ps void @tbuffer_store(<4 x i32> inreg, <4 x float>, <4 x float>, <4 x float>) {
  15 main_body:
  16   %in1 = bitcast <4 x float> %1 to <4 x i32>
  17   %in2 = bitcast <4 x float> %2 to <4 x i32>
  18   %in3 = bitcast <4 x float> %3 to <4 x i32>
  19   call void @llvm.amdgcn.raw.tbuffer.store.v4i32(<4 x i32> %in1, <4 x i32> %0, i32 0, i32 0, i32 44, i32 0)
  20   call void @llvm.amdgcn.raw.tbuffer.store.v4i32(<4 x i32> %in2, <4 x i32> %0, i32 0, i32 0, i32 61, i32 1)
  21   call void @llvm.amdgcn.raw.tbuffer.store.v4i32(<4 x i32> %in3, <4 x i32> %0, i32 0, i32 0, i32 78, i32 2)
  22   call void @llvm.amdgcn.raw.tbuffer.store.v4f32(<4 x float> %3, <4 x i32> %0, i32 0, i32 0, i32 78, i32 5)
  23   ret void
  24 }
  25
  26 ; GCN-LABEL: {{^}}tbuffer_store_immoffs:
  27 ; PREGFX10: tbuffer_store_format_xyzw v[0:3], off, s[0:3], dfmt:5, nfmt:7, 0 offset:42
  28 ; GFX10: tbuffer_store_format_xyzw v[0:3], off, s[0:3], format:117, 0 offset:42
  29 define amdgpu_ps void @tbuffer_store_immoffs(<4 x i32> inreg, <4 x float>) {
  30 main_body:
  31   %in1 = bitcast <4 x float> %1 to <4 x i32>
  32   call void @llvm.amdgcn.raw.tbuffer.store.v4i32(<4 x i32> %in1, <4 x i32> %0, i32 42, i32 0, i32 117, i32 0)
  33   ret void
  34 }
  35
  36 ; GCN-LABEL: {{^}}tbuffer_store_scalar_and_imm_offs:
  37 ; PREGFX10: tbuffer_store_format_xyzw v[0:3], off, s[0:3], dfmt:5, nfmt:7, {{s[0-9]+}} offset:42
  38 ; GFX10: tbuffer_store_format_xyzw v[0:3], off, s[0:3], format:117, {{s[0-9]+}} offset:42
  39 define amdgpu_ps void @tbuffer_store_scalar_and_imm_offs(<4 x i32> inreg, <4 x float> %vdata, i32 inreg %soffset) {
  40 main_body:
  41   %in1 = bitcast <4 x float> %vdata to <4 x i32>
  42   call void @llvm.amdgcn.raw.tbuffer.store.v4i32(<4 x i32> %in1, <4 x i32> %0, i32 42, i32 %soffset, i32 117, i32 0)
  43   ret void
  44 }
  45
  46 ; GCN-LABEL: {{^}}buffer_store_ofs:
  47 ; PREGFX10: tbuffer_store_format_xyzw v[0:3], v4, s[0:3], dfmt:3, nfmt:7, 0 offen
  48 ; GFX10: tbuffer_store_format_xyzw v[0:3], v4, s[0:3], format:115, 0 offen
  49 define amdgpu_ps void @buffer_store_ofs(<4 x i32> inreg, <4 x float> %vdata, i32 %voffset) {
  50 main_body:
  51   %in1 = bitcast <4 x float> %vdata to <4 x i32>
  52   call void @llvm.amdgcn.raw.tbuffer.store.v4i32(<4 x i32> %in1, <4 x i32> %0, i32 %voffset, i32 0, i32 115, i32 0)
  53   ret void
  54 }
  55
  56 ; GCN-LABEL: {{^}}buffer_store_x1:
  57 ; PREGFX10: tbuffer_store_format_x v0, off, s[0:3], dfmt:13, nfmt:7, 0
  58 ; GFX10: tbuffer_store_format_x v0, off, s[0:3], format:125, 0
  59 define amdgpu_ps void @buffer_store_x1(<4 x i32> inreg %rsrc, float %data) {
  60 main_body:
  61   %data.i = bitcast float %data to i32
  62   call void @llvm.amdgcn.raw.tbuffer.store.i32(i32 %data.i, <4 x i32> %rsrc, i32 0, i32 0, i32 125, i32 0)
  63   ret void
  64 }
  65
  66 ; GCN-LABEL: {{^}}buffer_store_x2:
  67 ; PREGFX10: tbuffer_store_format_xy v[0:1], off, s[0:3], dfmt:1, nfmt:2, 0
  68 ; GFX10: tbuffer_store_format_xy v[0:1], off, s[0:3], format:33, 0
  69 define amdgpu_ps void @buffer_store_x2(<4 x i32> inreg %rsrc, <2 x float> %data) {
  70 main_body:
  71   %data.i = bitcast <2 x float> %data to <2 x i32>
  72   call void @llvm.amdgcn.raw.tbuffer.store.v2i32(<2 x i32> %data.i, <4 x i32> %rsrc, i32 0, i32 0, i32 33, i32 0)
  73   ret void
  74 }
  75
  76 declare void @llvm.amdgcn.raw.tbuffer.store.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
  77 declare void @llvm.amdgcn.raw.tbuffer.store.v2i32(<2 x i32>, <4 x i32>, i32, i32, i32, i32) #0
  78 declare void @llvm.amdgcn.raw.tbuffer.store.v4i32(<4 x i32>, <4 x i32>, i32, i32, i32, i32) #0
  79 declare void @llvm.amdgcn.raw.tbuffer.store.v4f32(<4 x float>, <4 x i32>, i32, i32, i32, i32) #0
  80
  81 attributes #0 = { nounwind }
  82 attributes #1 = { nounwind readonly }