test/CodeGen/AMDGPU/llvm.amdgcn.sdot8.ll

   1 ; RUN: llc -march=amdgcn -mcpu=gfx906 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX906
   2 ; RUN: llc -march=amdgcn -mcpu=gfx908 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX908
   3 ; RUN: llc -march=amdgcn -mcpu=gfx1011 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX10,GFX1011
   4 ; RUN: llc -march=amdgcn -mcpu=gfx1012 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX10,GFX1011
   5
   6 declare i32 @llvm.amdgcn.sdot8(i32 %a, i32 %b, i32 %c, i1 %clamp)
   7
   8 ; GCN-LABEL: {{^}}test_llvm_amdgcn_sdot8_clamp
   9 ; GFX906: v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} clamp{{$}}
  10 ; GFX908: v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} clamp{{$}}
  11 ; GFX10:  v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}} clamp{{$}}
  12 define amdgpu_kernel void @test_llvm_amdgcn_sdot8_clamp(
  13     i32 addrspace(1)* %r,
  14     <8 x i4> addrspace(1)* %a,
  15     <8 x i4> addrspace(1)* %b,
  16     i32 addrspace(1)* %c) {
  17 entry:
  18   %a.val = load <8 x i4>, <8 x i4> addrspace(1)* %a
  19   %b.val = load <8 x i4>, <8 x i4> addrspace(1)* %b
  20   %a.val.cast = bitcast <8 x i4> %a.val to i32
  21   %b.val.cast = bitcast <8 x i4> %b.val to i32
  22   %c.val = load i32, i32 addrspace(1)* %c
  23   %r.val = call i32 @llvm.amdgcn.sdot8(i32 %a.val.cast, i32 %b.val.cast, i32 %c.val, i1 1)
  24   store i32 %r.val, i32 addrspace(1)* %r
  25   ret void
  26 }
  27
  28 ; GCN-LABEL: {{^}}test_llvm_amdgcn_sdot8_no_clamp
  29 ; GFX906: v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}}{{$}}
  30 ; GFX908: v_dot8c_i32_i4_e32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}{{$}}
  31 ; GFX1011:  v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}{{$}}
  32 define amdgpu_kernel void @test_llvm_amdgcn_sdot8_no_clamp(
  33     i32 addrspace(1)* %r,
  34     <8 x i4> addrspace(1)* %a,
  35     <8 x i4> addrspace(1)* %b,
  36     i32 addrspace(1)* %c) {
  37 entry:
  38   %a.val = load <8 x i4>, <8 x i4> addrspace(1)* %a
  39   %b.val = load <8 x i4>, <8 x i4> addrspace(1)* %b
  40   %a.val.cast = bitcast <8 x i4> %a.val to i32
  41   %b.val.cast = bitcast <8 x i4> %b.val to i32
  42   %c.val = load i32, i32 addrspace(1)* %c
  43   %r.val = call i32 @llvm.amdgcn.sdot8(i32 %a.val.cast, i32 %b.val.cast, i32 %c.val, i1 0)
  44   store i32 %r.val, i32 addrspace(1)* %r
  45   ret void
  46 }