test/CodeGen/AMDGPU/llvm.amdgcn.struct.buffer.atomic.ll

   1 ;RUN: llc < %s -march=amdgcn -mcpu=verde -amdgpu-atomic-optimizations=false -verify-machineinstrs | FileCheck %s -check-prefix=CHECK -check-prefix=SICI
   2 ;RUN: llc < %s -march=amdgcn -mcpu=tonga -amdgpu-atomic-optimizations=false -verify-machineinstrs | FileCheck %s -check-prefix=CHECK -check-prefix=VI
   3
   4 ;CHECK-LABEL: {{^}}test1:
   5 ;CHECK-NOT: s_waitcnt
   6 ;CHECK: buffer_atomic_swap v0, {{v[0-9]+}}, s[0:3], 0 idxen glc
   7 ;CHECK: s_waitcnt vmcnt(0)
   8 ;CHECK: buffer_atomic_swap v0, {{v[0-9]+}}, s[0:3], 0 idxen glc
   9 ;CHECK: s_movk_i32 [[SOFS:s[0-9]+]], 0x1ffc
  10 ;CHECK: s_waitcnt vmcnt(0)
  11 ;CHECK: buffer_atomic_swap v0, {{v\[[0-9]+:[0-9]+\]}}, s[0:3], 0 idxen offen glc
  12 ;CHECK: s_waitcnt vmcnt(0)
  13 ;CHECK: buffer_atomic_swap v0, {{v\[[0-9]+:[0-9]+\]}}, s[0:3], 0 idxen offen glc
  14 ;CHECK: s_waitcnt vmcnt(0)
  15 ;CHECK: buffer_atomic_swap v0, v[1:2], s[0:3], 0 idxen offen offset:42 glc
  16 ;CHECK-DAG: s_waitcnt vmcnt(0)
  17 ;CHECK: buffer_atomic_swap v0, {{v[0-9]+}}, s[0:3], [[SOFS]] idxen offset:4 glc
  18 ;CHECK: s_waitcnt vmcnt(0)
  19 ;CHECK: buffer_atomic_swap v0, {{v[0-9]+}}, s[0:3], 0 idxen{{$}}
  20 define amdgpu_ps float @test1(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex, i32 %voffset) {
  21 main_body:
  22   %o1 = call i32 @llvm.amdgcn.struct.buffer.atomic.swap.i32(i32 %data, <4 x i32> %rsrc, i32 0, i32 0, i32 0, i32 0)
  23   %o2 = call i32 @llvm.amdgcn.struct.buffer.atomic.swap.i32(i32 %o1, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 0)
  24   %o3 = call i32 @llvm.amdgcn.struct.buffer.atomic.swap.i32(i32 %o2, <4 x i32> %rsrc, i32 0, i32 %voffset, i32 0, i32 0)
  25   %o4 = call i32 @llvm.amdgcn.struct.buffer.atomic.swap.i32(i32 %o3, <4 x i32> %rsrc, i32 %vindex, i32 %voffset, i32 0, i32 0)
  26   %ofs.5 = add i32 %voffset, 42
  27   %o5 = call i32 @llvm.amdgcn.struct.buffer.atomic.swap.i32(i32 %o4, <4 x i32> %rsrc, i32 0, i32 %ofs.5, i32 0, i32 0)
  28   %o6 = call i32 @llvm.amdgcn.struct.buffer.atomic.swap.i32(i32 %o5, <4 x i32> %rsrc, i32 0, i32 4, i32 8188, i32 0)
  29   %unused = call i32 @llvm.amdgcn.struct.buffer.atomic.swap.i32(i32 %o6, <4 x i32> %rsrc, i32 0, i32 0, i32 0, i32 0)
  30   %out = bitcast i32 %o6 to float
  31   ret float %out
  32 }
  33
  34 ;CHECK-LABEL: {{^}}test2:
  35 ;CHECK-NOT: s_waitcnt
  36 ;CHECK: buffer_atomic_add v0, v1, s[0:3], 0 idxen glc{{$}}
  37 ;CHECK: s_waitcnt vmcnt(0)
  38 ;CHECK: buffer_atomic_sub v0, v1, s[0:3], 0 idxen glc slc
  39 ;CHECK: s_waitcnt vmcnt(0)
  40 ;CHECK: buffer_atomic_smin v0, v1, s[0:3], 0 idxen glc{{$}}
  41 ;CHECK: s_waitcnt vmcnt(0)
  42 ;CHECK: buffer_atomic_umin v0, v1, s[0:3], 0 idxen glc slc
  43 ;CHECK: s_waitcnt vmcnt(0)
  44 ;CHECK: buffer_atomic_smax v0, v1, s[0:3], 0 idxen glc{{$}}
  45 ;CHECK: s_waitcnt vmcnt(0)
  46 ;CHECK: buffer_atomic_umax v0, v1, s[0:3], 0 idxen glc slc
  47 ;CHECK: s_waitcnt vmcnt(0)
  48 ;CHECK: buffer_atomic_and v0, v1, s[0:3], 0 idxen glc{{$}}
  49 ;CHECK: s_waitcnt vmcnt(0)
  50 ;CHECK: buffer_atomic_or v0, v1, s[0:3], 0 idxen glc slc
  51 ;CHECK: s_waitcnt vmcnt(0)
  52 ;CHECK: buffer_atomic_xor v0, v1, s[0:3], 0 idxen glc
  53 ;CHECK: s_waitcnt vmcnt(0)
  54 ;CHECK: buffer_atomic_inc v0, v1, s[0:3], 0 idxen glc
  55 ;CHECK: s_waitcnt vmcnt(0)
  56 ;CHECK: buffer_atomic_dec v0, v1, s[0:3], 0 idxen glc
  57 define amdgpu_ps float @test2(<4 x i32> inreg %rsrc, i32 %data, i32 %vindex) {
  58 main_body:
  59   %t1 = call i32 @llvm.amdgcn.struct.buffer.atomic.add.i32(i32 %data, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 0)
  60   %t2 = call i32 @llvm.amdgcn.struct.buffer.atomic.sub.i32(i32 %t1, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 2)
  61   %t3 = call i32 @llvm.amdgcn.struct.buffer.atomic.smin.i32(i32 %t2, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 0)
  62   %t4 = call i32 @llvm.amdgcn.struct.buffer.atomic.umin.i32(i32 %t3, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 2)
  63   %t5 = call i32 @llvm.amdgcn.struct.buffer.atomic.smax.i32(i32 %t4, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 0)
  64   %t6 = call i32 @llvm.amdgcn.struct.buffer.atomic.umax.i32(i32 %t5, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 2)
  65   %t7 = call i32 @llvm.amdgcn.struct.buffer.atomic.and.i32(i32 %t6, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 0)
  66   %t8 = call i32 @llvm.amdgcn.struct.buffer.atomic.or.i32(i32 %t7, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 2)
  67   %t9 = call i32 @llvm.amdgcn.struct.buffer.atomic.xor.i32(i32 %t8, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 0)
  68   %t10 = call i32 @llvm.amdgcn.struct.buffer.atomic.inc.i32(i32 %t9, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 0)
  69   %t11 = call i32 @llvm.amdgcn.struct.buffer.atomic.dec.i32(i32 %t10, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 0)
  70   %out = bitcast i32 %t11 to float
  71   ret float %out
  72 }
  73
  74 ; Ideally, we would teach tablegen & friends that cmpswap only modifies the
  75 ; first vgpr. Since we don't do that yet, the register allocator will have to
  76 ; create copies which we don't bother to track here.
  77 ;
  78 ;CHECK-LABEL: {{^}}test3:
  79 ;CHECK-NOT: s_waitcnt
  80 ;CHECK: buffer_atomic_cmpswap {{v\[[0-9]+:[0-9]+\]}}, {{v[0-9]+}}, s[0:3], 0 idxen glc
  81 ;CHECK: s_waitcnt vmcnt(0)
  82 ;CHECK: buffer_atomic_cmpswap {{v\[[0-9]+:[0-9]+\]}}, v2, s[0:3], 0 idxen glc
  83 ;CHECK: s_waitcnt vmcnt(0)
  84 ;CHECK: s_movk_i32 [[SOFS:s[0-9]+]], 0x1ffc
  85 ;CHECK: buffer_atomic_cmpswap {{v\[[0-9]+:[0-9]+\]}}, {{v\[[0-9]+:[0-9]+\]}}, s[0:3], 0 idxen offen glc
  86 ;CHECK: s_waitcnt vmcnt(0)
  87 ;CHECK: buffer_atomic_cmpswap {{v\[[0-9]+:[0-9]+\]}}, {{v\[[0-9]+:[0-9]+\]}}, s[0:3], 0 idxen offen glc
  88 ;CHECK: s_waitcnt vmcnt(0)
  89 ;CHECK: buffer_atomic_cmpswap {{v\[[0-9]+:[0-9]+\]}}, {{v\[[0-9]+:[0-9]+\]}}, s[0:3], 0 idxen offen offset:44 glc
  90 ;CHECK-DAG: s_waitcnt vmcnt(0)
  91 ;CHECK: buffer_atomic_cmpswap {{v\[[0-9]+:[0-9]+\]}}, {{v[0-9]+}}, s[0:3], [[SOFS]] idxen offset:4 glc
  92 define amdgpu_ps float @test3(<4 x i32> inreg %rsrc, i32 %data, i32 %cmp, i32 %vindex, i32 %voffset) {
  93 main_body:
  94   %o1 = call i32 @llvm.amdgcn.struct.buffer.atomic.cmpswap.i32(i32 %data, i32 %cmp, <4 x i32> %rsrc, i32 0, i32 0, i32 0, i32 0)
  95   %o2 = call i32 @llvm.amdgcn.struct.buffer.atomic.cmpswap.i32(i32 %o1, i32 %cmp, <4 x i32> %rsrc, i32 %vindex, i32 0, i32 0, i32 0)
  96   %o3 = call i32 @llvm.amdgcn.struct.buffer.atomic.cmpswap.i32(i32 %o2, i32 %cmp, <4 x i32> %rsrc, i32 0, i32 %voffset, i32 0, i32 0)
  97   %o4 = call i32 @llvm.amdgcn.struct.buffer.atomic.cmpswap.i32(i32 %o3, i32 %cmp, <4 x i32> %rsrc, i32 %vindex, i32 %voffset, i32 0, i32 0)
  98   %offs.5 = add i32 %voffset, 44
  99   %o5 = call i32 @llvm.amdgcn.struct.buffer.atomic.cmpswap.i32(i32 %o4, i32 %cmp, <4 x i32> %rsrc, i32 0, i32 %offs.5, i32 0, i32 0)
 100   %o6 = call i32 @llvm.amdgcn.struct.buffer.atomic.cmpswap.i32(i32 %o5, i32 %cmp, <4 x i32> %rsrc, i32 0, i32 4, i32 8188, i32 0)
 101
 102 ; Detecting the no-return variant doesn't work right now because of how the
 103 ; intrinsic is replaced by an instruction that feeds into an EXTRACT_SUBREG.
 104 ; Since there probably isn't a reasonable use-case of cmpswap that discards
 105 ; the return value, that seems okay.
 106 ;
 107 ;  %unused = call i32 @llvm.amdgcn.struct.buffer.atomic.cmpswap.i32(i32 %o6, i32 %cmp, <4 x i32> %rsrc, i32 0, i32 0, i32 0, i32 0)
 108   %out = bitcast i32 %o6 to float
 109   ret float %out
 110 }
 111
 112 ;CHECK-LABEL: {{^}}test4:
 113 ;CHECK: buffer_atomic_add v0,
 114 define amdgpu_ps float @test4() {
 115 main_body:
 116   %v = call i32 @llvm.amdgcn.struct.buffer.atomic.add.i32(i32 1, <4 x i32> undef, i32 0, i32 4, i32 0, i32 0)
 117   %v.float = bitcast i32 %v to float
 118   ret float %v.float
 119 }
 120
 121 declare i32 @llvm.amdgcn.struct.buffer.atomic.swap.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 122 declare i32 @llvm.amdgcn.struct.buffer.atomic.add.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 123 declare i32 @llvm.amdgcn.struct.buffer.atomic.sub.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 124 declare i32 @llvm.amdgcn.struct.buffer.atomic.smin.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 125 declare i32 @llvm.amdgcn.struct.buffer.atomic.umin.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 126 declare i32 @llvm.amdgcn.struct.buffer.atomic.smax.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 127 declare i32 @llvm.amdgcn.struct.buffer.atomic.umax.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 128 declare i32 @llvm.amdgcn.struct.buffer.atomic.and.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 129 declare i32 @llvm.amdgcn.struct.buffer.atomic.or.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 130 declare i32 @llvm.amdgcn.struct.buffer.atomic.xor.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 131 declare i32 @llvm.amdgcn.struct.buffer.atomic.inc.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 132 declare i32 @llvm.amdgcn.struct.buffer.atomic.dec.i32(i32, <4 x i32>, i32, i32, i32, i32) #0
 133 declare i32 @llvm.amdgcn.struct.buffer.atomic.cmpswap.i32(i32, i32, <4 x i32>, i32, i32, i32, i32) #0
 134
 135 attributes #0 = { nounwind }