test/CodeGen/AMDGPU/mubuf-legalize-operands.mir

   1 # RUN: llc -march=amdgcn -mcpu=gfx700 -verify-machineinstrs -verify-machine-dom-info --run-pass=si-fix-sgpr-copies -o - %s | FileCheck %s --check-prefixes=W64,ADDR64
   2 # RUN: llc -march=amdgcn -mcpu=gfx900 -verify-machineinstrs -verify-machine-dom-info --run-pass=si-fix-sgpr-copies -o - %s | FileCheck %s --check-prefixes=W64,W64-NO-ADDR64
   3 # RUN: llc -march=amdgcn -mcpu=gfx1010 -mattr=-wavefrontsize32,+wavefrontsize64 -verify-machineinstrs -verify-machine-dom-info --run-pass=si-fix-sgpr-copies -o - %s | FileCheck %s --check-prefixes=W64,W64-NO-ADDR64
   4 # RUN: llc -march=amdgcn -mcpu=gfx1010 -mattr=+wavefrontsize32,-wavefrontsize64 -verify-machineinstrs -verify-machine-dom-info --run-pass=si-fix-sgpr-copies -o - %s | FileCheck %s --check-prefixes=W32
   5
   6 # Test that we correctly legalize VGPR Rsrc operands in MUBUF instructions.
   7 #
   8 # On ADDR64 hardware we optimize the _ADDR64 and _OFFSET cases to avoid
   9 # needing a waterfall. For all other instruction variants, and when we are
  10 # on non-ADDR64 hardware, we emit a waterfall loop.
  11
  12 # W64-LABEL: name: idxen
  13 # W64-LABEL:  bb.0:
  14 # W64-NEXT: successors: %bb.1({{.*}})
  15 # W64: [[VRSRC:%[0-9]+]]:vreg_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
  16 # W64: [[SAVEEXEC:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 $exec
  17 # W64-LABEL: bb.1:
  18 # W64-NEXT: successors: %bb.1({{.*}}), %bb.2({{.*}})
  19 # W64: [[SRSRC0:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub0, implicit $exec
  20 # W64: [[SRSRC1:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub1, implicit $exec
  21 # W64: [[SRSRC2:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub2, implicit $exec
  22 # W64: [[SRSRC3:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub3, implicit $exec
  23 # W64: [[SRSRC:%[0-9]+]]:sgpr_128 = REG_SEQUENCE [[SRSRC0]], %subreg.sub0, [[SRSRC1]], %subreg.sub1, [[SRSRC2]], %subreg.sub2, [[SRSRC3]], %subreg.sub3
  24 # W64: [[CMP0:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub0_sub1, [[VRSRC]].sub0_sub1, implicit $exec
  25 # W64: [[CMP1:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub2_sub3, [[VRSRC]].sub2_sub3, implicit $exec
  26 # W64: [[CMP:%[0-9]+]]:sreg_64_xexec = S_AND_B64 [[CMP0]], [[CMP1]], implicit-def $scc
  27 # W64: [[TMPEXEC:%[0-9]+]]:sreg_64_xexec = S_AND_SAVEEXEC_B64 killed [[CMP]], implicit-def $exec, implicit-def $scc, implicit $exec
  28 # W64: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_IDXEN %4, killed [[SRSRC]], 0, 0, 0, 0, 0, 0, 0, implicit $exec
  29 # W64: $exec = S_XOR_B64_term $exec, [[TMPEXEC]], implicit-def $scc
  30 # W64: S_CBRANCH_EXECNZ %bb.1, implicit $exec
  31 # W64-LABEL  bb.2:
  32 # W64: $exec = S_MOV_B64 [[SAVEEXEC]]
  33
  34 # W32-LABEL: name: idxen
  35 # W32-LABEL:  bb.0:
  36 # W32-NEXT: successors: %bb.1({{.*}})
  37 # W32: [[VRSRC:%[0-9]+]]:vreg_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
  38 # W32: [[SAVEEXEC:%[0-9]+]]:sreg_32_xm0_xexec = S_MOV_B32 $exec_lo
  39 # W32-LABEL: bb.1:
  40 # W32-NEXT: successors: %bb.1({{.*}}), %bb.2({{.*}})
  41 # W32: [[SRSRC0:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub0, implicit $exec
  42 # W32: [[SRSRC1:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub1, implicit $exec
  43 # W32: [[SRSRC2:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub2, implicit $exec
  44 # W32: [[SRSRC3:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub3, implicit $exec
  45 # W32: [[SRSRC:%[0-9]+]]:sgpr_128 = REG_SEQUENCE [[SRSRC0]], %subreg.sub0, [[SRSRC1]], %subreg.sub1, [[SRSRC2]], %subreg.sub2, [[SRSRC3]], %subreg.sub3
  46 # W32: [[CMP0:%[0-9]+]]:sreg_32_xm0_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub0_sub1, [[VRSRC]].sub0_sub1, implicit $exec
  47 # W32: [[CMP1:%[0-9]+]]:sreg_32_xm0_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub2_sub3, [[VRSRC]].sub2_sub3, implicit $exec
  48 # W32: [[CMP:%[0-9]+]]:sreg_32_xm0_xexec = S_AND_B32 [[CMP0]], [[CMP1]], implicit-def $scc
  49 # W32: [[TMPEXEC:%[0-9]+]]:sreg_32_xm0_xexec = S_AND_SAVEEXEC_B32 killed [[CMP]], implicit-def $exec, implicit-def $scc, implicit $exec
  50 # W32: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_IDXEN %4, killed [[SRSRC]], 0, 0, 0, 0, 0, 0, 0, implicit $exec
  51 # TODO: S_XOR_B32_term should be `implicit-def $scc`
  52 # W32: $exec_lo = S_XOR_B32_term $exec_lo, [[TMPEXEC]]
  53 # W32: S_CBRANCH_EXECNZ %bb.1, implicit $exec
  54 # W32-LABEL  bb.2:
  55 # W32: $exec_lo = S_MOV_B32 [[SAVEEXEC]]
  56 ---
  57 name:            idxen
  58 liveins:
  59   - { reg: '$vgpr0', virtual-reg: '%0' }
  60   - { reg: '$vgpr1', virtual-reg: '%1' }
  61   - { reg: '$vgpr2', virtual-reg: '%2' }
  62   - { reg: '$vgpr3', virtual-reg: '%3' }
  63   - { reg: '$vgpr4', virtual-reg: '%4' }
  64   - { reg: '$sgpr30_sgpr31', virtual-reg: '%5' }
  65 body:             |
  66   bb.0:
  67     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3, $vgpr4, $sgpr30_sgpr31
  68     %5:sreg_64 = COPY $sgpr30_sgpr31
  69     %4:vgpr_32 = COPY $vgpr4
  70     %3:vgpr_32 = COPY $vgpr3
  71     %2:vgpr_32 = COPY $vgpr2
  72     %1:vgpr_32 = COPY $vgpr1
  73     %0:vgpr_32 = COPY $vgpr0
  74     %6:sgpr_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
  75     %7:vgpr_32 = BUFFER_LOAD_FORMAT_X_IDXEN %4, killed %6, 0, 0, 0, 0, 0, 0, 0, implicit $exec
  76     $sgpr30_sgpr31 = COPY %5
  77     $vgpr0 = COPY %7
  78     S_SETPC_B64_return $sgpr30_sgpr31, implicit $vgpr0
  79 ...
  80
  81 # W64-LABEL: name: offen
  82 # W64-LABEL:  bb.0:
  83 # W64-NEXT: successors: %bb.1({{.*}})
  84 # W64: [[VRSRC:%[0-9]+]]:vreg_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
  85 # W64: [[SAVEEXEC:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 $exec
  86 # W64-LABEL: bb.1:
  87 # W64-NEXT: successors: %bb.1({{.*}}), %bb.2({{.*}})
  88 # W64: [[SRSRC0:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub0, implicit $exec
  89 # W64: [[SRSRC1:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub1, implicit $exec
  90 # W64: [[SRSRC2:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub2, implicit $exec
  91 # W64: [[SRSRC3:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub3, implicit $exec
  92 # W64: [[SRSRC:%[0-9]+]]:sgpr_128 = REG_SEQUENCE [[SRSRC0]], %subreg.sub0, [[SRSRC1]], %subreg.sub1, [[SRSRC2]], %subreg.sub2, [[SRSRC3]], %subreg.sub3
  93 # W64: [[CMP0:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub0_sub1, [[VRSRC]].sub0_sub1, implicit $exec
  94 # W64: [[CMP1:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub2_sub3, [[VRSRC]].sub2_sub3, implicit $exec
  95 # W64: [[CMP:%[0-9]+]]:sreg_64_xexec = S_AND_B64 [[CMP0]], [[CMP1]], implicit-def $scc
  96 # W64: [[TMPEXEC:%[0-9]+]]:sreg_64_xexec = S_AND_SAVEEXEC_B64 killed [[CMP]], implicit-def $exec, implicit-def $scc, implicit $exec
  97 # W64: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_OFFEN %4, killed [[SRSRC]], 0, 0, 0, 0, 0, 0, 0, implicit $exec
  98 # W64: $exec = S_XOR_B64_term $exec, [[TMPEXEC]], implicit-def $scc
  99 # W64: S_CBRANCH_EXECNZ %bb.1, implicit $exec
 100 # W64-LABEL  bb.2:
 101 # W64: $exec = S_MOV_B64 [[SAVEEXEC]]
 102
 103 # W32-LABEL: name: offen
 104 # W32-LABEL:  bb.0:
 105 # W32-NEXT: successors: %bb.1({{.*}})
 106 # W32: [[VRSRC:%[0-9]+]]:vreg_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 107 # W32: [[SAVEEXEC:%[0-9]+]]:sreg_32_xm0_xexec = S_MOV_B32 $exec_lo
 108 # W32-LABEL: bb.1:
 109 # W32-NEXT: successors: %bb.1({{.*}}), %bb.2({{.*}})
 110 # W32: [[SRSRC0:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub0, implicit $exec
 111 # W32: [[SRSRC1:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub1, implicit $exec
 112 # W32: [[SRSRC2:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub2, implicit $exec
 113 # W32: [[SRSRC3:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub3, implicit $exec
 114 # W32: [[SRSRC:%[0-9]+]]:sgpr_128 = REG_SEQUENCE [[SRSRC0]], %subreg.sub0, [[SRSRC1]], %subreg.sub1, [[SRSRC2]], %subreg.sub2, [[SRSRC3]], %subreg.sub3
 115 # W32: [[CMP0:%[0-9]+]]:sreg_32_xm0_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub0_sub1, [[VRSRC]].sub0_sub1, implicit $exec
 116 # W32: [[CMP1:%[0-9]+]]:sreg_32_xm0_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub2_sub3, [[VRSRC]].sub2_sub3, implicit $exec
 117 # W32: [[CMP:%[0-9]+]]:sreg_32_xm0_xexec = S_AND_B32 [[CMP0]], [[CMP1]], implicit-def $scc
 118 # W32: [[TMPEXEC:%[0-9]+]]:sreg_32_xm0_xexec = S_AND_SAVEEXEC_B32 killed [[CMP]], implicit-def $exec, implicit-def $scc, implicit $exec
 119 # W32: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_OFFEN %4, killed [[SRSRC]], 0, 0, 0, 0, 0, 0, 0, implicit $exec
 120 # TODO: S_XOR_B32_term should be `implicit-def $scc`
 121 # W32: $exec_lo = S_XOR_B32_term $exec_lo, [[TMPEXEC]]
 122 # W32: S_CBRANCH_EXECNZ %bb.1, implicit $exec
 123 # W32-LABEL  bb.2:
 124 # W32: $exec_lo = S_MOV_B32 [[SAVEEXEC]]
 125 ---
 126 name:            offen
 127 liveins:
 128   - { reg: '$vgpr0', virtual-reg: '%0' }
 129   - { reg: '$vgpr1', virtual-reg: '%1' }
 130   - { reg: '$vgpr2', virtual-reg: '%2' }
 131   - { reg: '$vgpr3', virtual-reg: '%3' }
 132   - { reg: '$vgpr4', virtual-reg: '%4' }
 133   - { reg: '$sgpr30_sgpr31', virtual-reg: '%5' }
 134 body:             |
 135   bb.0:
 136     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3, $vgpr4, $sgpr30_sgpr31
 137     %5:sreg_64 = COPY $sgpr30_sgpr31
 138     %4:vgpr_32 = COPY $vgpr4
 139     %3:vgpr_32 = COPY $vgpr3
 140     %2:vgpr_32 = COPY $vgpr2
 141     %1:vgpr_32 = COPY $vgpr1
 142     %0:vgpr_32 = COPY $vgpr0
 143     %6:sgpr_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 144     %7:vgpr_32 = BUFFER_LOAD_FORMAT_X_OFFEN %4, killed %6, 0, 0, 0, 0, 0, 0, 0, implicit $exec
 145     $sgpr30_sgpr31 = COPY %5
 146     $vgpr0 = COPY %7
 147     S_SETPC_B64_return $sgpr30_sgpr31, implicit $vgpr0
 148 ...
 149
 150 # W64-LABEL: name: bothen
 151 # W64-LABEL:  bb.0:
 152 # W64-NEXT: successors: %bb.1({{.*}})
 153 # W64: [[VRSRC:%[0-9]+]]:vreg_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 154 # W64: [[SAVEEXEC:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 $exec
 155 # W64-LABEL: bb.1:
 156 # W64-NEXT: successors: %bb.1({{.*}}), %bb.2({{.*}})
 157 # W64: [[SRSRC0:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub0, implicit $exec
 158 # W64: [[SRSRC1:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub1, implicit $exec
 159 # W64: [[SRSRC2:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub2, implicit $exec
 160 # W64: [[SRSRC3:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub3, implicit $exec
 161 # W64: [[SRSRC:%[0-9]+]]:sgpr_128 = REG_SEQUENCE [[SRSRC0]], %subreg.sub0, [[SRSRC1]], %subreg.sub1, [[SRSRC2]], %subreg.sub2, [[SRSRC3]], %subreg.sub3
 162 # W64: [[CMP0:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub0_sub1, [[VRSRC]].sub0_sub1, implicit $exec
 163 # W64: [[CMP1:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub2_sub3, [[VRSRC]].sub2_sub3, implicit $exec
 164 # W64: [[CMP:%[0-9]+]]:sreg_64_xexec = S_AND_B64 [[CMP0]], [[CMP1]], implicit-def $scc
 165 # W64: [[TMPEXEC:%[0-9]+]]:sreg_64_xexec = S_AND_SAVEEXEC_B64 killed [[CMP]], implicit-def $exec, implicit-def $scc, implicit $exec
 166 # W64: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_BOTHEN %4, killed [[SRSRC]], 0, 0, 0, 0, 0, 0, 0, implicit $exec
 167 # W64: $exec = S_XOR_B64_term $exec, [[TMPEXEC]], implicit-def $scc
 168 # W64: S_CBRANCH_EXECNZ %bb.1, implicit $exec
 169 # W64-LABEL  bb.2:
 170 # W64: $exec = S_MOV_B64 [[SAVEEXEC]]
 171
 172 # W32-LABEL: name: bothen
 173 # W32-LABEL:  bb.0:
 174 # W32-NEXT: successors: %bb.1({{.*}})
 175 # W32: [[VRSRC:%[0-9]+]]:vreg_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 176 # W32: [[SAVEEXEC:%[0-9]+]]:sreg_32_xm0_xexec = S_MOV_B32 $exec_lo
 177 # W32-LABEL: bb.1:
 178 # W32-NEXT: successors: %bb.1({{.*}}), %bb.2({{.*}})
 179 # W32: [[SRSRC0:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub0, implicit $exec
 180 # W32: [[SRSRC1:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub1, implicit $exec
 181 # W32: [[SRSRC2:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub2, implicit $exec
 182 # W32: [[SRSRC3:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub3, implicit $exec
 183 # W32: [[SRSRC:%[0-9]+]]:sgpr_128 = REG_SEQUENCE [[SRSRC0]], %subreg.sub0, [[SRSRC1]], %subreg.sub1, [[SRSRC2]], %subreg.sub2, [[SRSRC3]], %subreg.sub3
 184 # W32: [[CMP0:%[0-9]+]]:sreg_32_xm0_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub0_sub1, [[VRSRC]].sub0_sub1, implicit $exec
 185 # W32: [[CMP1:%[0-9]+]]:sreg_32_xm0_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub2_sub3, [[VRSRC]].sub2_sub3, implicit $exec
 186 # W32: [[CMP:%[0-9]+]]:sreg_32_xm0_xexec = S_AND_B32 [[CMP0]], [[CMP1]], implicit-def $scc
 187 # W32: [[TMPEXEC:%[0-9]+]]:sreg_32_xm0_xexec = S_AND_SAVEEXEC_B32 killed [[CMP]], implicit-def $exec, implicit-def $scc, implicit $exec
 188 # W32: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_BOTHEN %4, killed [[SRSRC]], 0, 0, 0, 0, 0, 0, 0, implicit $exec
 189 # TODO: S_XOR_B32_term should be `implicit-def $scc`
 190 # W32: $exec_lo = S_XOR_B32_term $exec_lo, [[TMPEXEC]]
 191 # W32: S_CBRANCH_EXECNZ %bb.1, implicit $exec
 192 # W32-LABEL  bb.2:
 193 # W32: $exec_lo = S_MOV_B32 [[SAVEEXEC]]
 194 ---
 195 name:            bothen
 196 liveins:
 197   - { reg: '$vgpr0', virtual-reg: '%0' }
 198   - { reg: '$vgpr1', virtual-reg: '%1' }
 199   - { reg: '$vgpr2', virtual-reg: '%2' }
 200   - { reg: '$vgpr3', virtual-reg: '%3' }
 201   - { reg: '$vgpr4_vgpr5', virtual-reg: '%4' }
 202   - { reg: '$sgpr30_sgpr31', virtual-reg: '%5' }
 203 body:             |
 204   bb.0:
 205     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3, $vgpr4, $sgpr30_sgpr31
 206     %5:sreg_64 = COPY $sgpr30_sgpr31
 207     %4:vreg_64 = COPY $vgpr4_vgpr5
 208     %3:vgpr_32 = COPY $vgpr3
 209     %2:vgpr_32 = COPY $vgpr2
 210     %1:vgpr_32 = COPY $vgpr1
 211     %0:vgpr_32 = COPY $vgpr0
 212     %6:sgpr_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 213     %7:vgpr_32 = BUFFER_LOAD_FORMAT_X_BOTHEN %4, killed %6, 0, 0, 0, 0, 0, 0, 0, implicit $exec
 214     $sgpr30_sgpr31 = COPY %5
 215     $vgpr0 = COPY %7
 216     S_SETPC_B64_return $sgpr30_sgpr31, implicit $vgpr0
 217 ...
 218
 219 # ADDR64-LABEL: name: addr64
 220 # ADDR64-LABEL:  bb.0:
 221 # ADDR64: %14:vreg_64 = COPY %8.sub0_sub1
 222 # ADDR64: %15:sreg_64 = S_MOV_B64 0
 223 # ADDR64: %16:sgpr_32 = S_MOV_B32 0
 224 # ADDR64: %17:sgpr_32 = S_MOV_B32 61440
 225 # ADDR64: %18:sgpr_128 = REG_SEQUENCE %15, %subreg.sub0_sub1, %16, %subreg.sub2, %17, %subreg.sub3
 226 # ADDR64: %9:vgpr_32, %12:sreg_64_xexec = V_ADD_I32_e64 %14.sub0, %4.sub0, 0, implicit $exec
 227 # ADDR64: %10:vgpr_32, dead %13:sreg_64_xexec = V_ADDC_U32_e64 %14.sub1, %4.sub1, killed %12, 0, implicit $exec
 228 # ADDR64: %11:vreg_64 = REG_SEQUENCE %9, %subreg.sub0, %10, %subreg.sub1
 229 # ADDR64: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_ADDR64 %11, killed %18, 0, 0, 0, 0, 0, 0, 0, implicit $exec
 230 ---
 231 name:            addr64
 232 liveins:
 233   - { reg: '$vgpr0', virtual-reg: '%0' }
 234   - { reg: '$vgpr1', virtual-reg: '%1' }
 235   - { reg: '$vgpr2', virtual-reg: '%2' }
 236   - { reg: '$vgpr3', virtual-reg: '%3' }
 237   - { reg: '$vgpr4_vgpr5', virtual-reg: '%4' }
 238   - { reg: '$sgpr30_sgpr31', virtual-reg: '%5' }
 239 body:             |
 240   bb.0:
 241     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3, $vgpr4, $sgpr30_sgpr31
 242     %5:sreg_64 = COPY $sgpr30_sgpr31
 243     %4:vreg_64 = COPY $vgpr4_vgpr5
 244     %3:vgpr_32 = COPY $vgpr3
 245     %2:vgpr_32 = COPY $vgpr2
 246     %1:vgpr_32 = COPY $vgpr1
 247     %0:vgpr_32 = COPY $vgpr0
 248     %6:sgpr_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 249     %7:vgpr_32 = BUFFER_LOAD_FORMAT_X_ADDR64 %4, killed %6, 0, 0, 0, 0, 0, 0, 0, implicit $exec
 250     $sgpr30_sgpr31 = COPY %5
 251     $vgpr0 = COPY %7
 252     S_SETPC_B64_return $sgpr30_sgpr31, implicit $vgpr0
 253 ...
 254
 255 # W64-LABEL: name: offset
 256 # W64-LABEL:  bb.0:
 257
 258 # W64-NO-ADDR64: successors: %bb.1({{.*}})
 259 # W64-NO-ADDR64: [[VRSRC:%[0-9]+]]:vreg_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 260 # W64-NO-ADDR64: [[SAVEEXEC:%[0-9]+]]:sreg_64_xexec = S_MOV_B64 $exec
 261 # W64-NO-ADDR64-LABEL: bb.1:
 262 # W64-NO-ADDR64-NEXT: successors: %bb.1({{.*}}), %bb.2({{.*}})
 263 # W64-NO-ADDR64: [[SRSRC0:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub0, implicit $exec
 264 # W64-NO-ADDR64: [[SRSRC1:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub1, implicit $exec
 265 # W64-NO-ADDR64: [[SRSRC2:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub2, implicit $exec
 266 # W64-NO-ADDR64: [[SRSRC3:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub3, implicit $exec
 267 # W64-NO-ADDR64: [[SRSRC:%[0-9]+]]:sgpr_128 = REG_SEQUENCE [[SRSRC0]], %subreg.sub0, [[SRSRC1]], %subreg.sub1, [[SRSRC2]], %subreg.sub2, [[SRSRC3]], %subreg.sub3
 268 # W64-NO-ADDR64: [[CMP0:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub0_sub1, [[VRSRC]].sub0_sub1, implicit $exec
 269 # W64-NO-ADDR64: [[CMP1:%[0-9]+]]:sreg_64_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub2_sub3, [[VRSRC]].sub2_sub3, implicit $exec
 270 # W64-NO-ADDR64: [[CMP:%[0-9]+]]:sreg_64_xexec = S_AND_B64 [[CMP0]], [[CMP1]], implicit-def $scc
 271 # W64-NO-ADDR64: [[TMPEXEC:%[0-9]+]]:sreg_64_xexec = S_AND_SAVEEXEC_B64 killed [[CMP]], implicit-def $exec, implicit-def $scc, implicit $exec
 272 # W64-NO-ADDR64: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_OFFSET killed [[SRSRC]], 0, 0, 0, 0, 0, 0, 0, implicit $exec
 273 # W64-NO-ADDR64: $exec = S_XOR_B64_term $exec, [[TMPEXEC]], implicit-def $scc
 274 # W64-NO-ADDR64: S_CBRANCH_EXECNZ %bb.1, implicit $exec
 275 # W64-NO-ADDR64-LABEL  bb.2:
 276 # W64-NO-ADDR64: $exec = S_MOV_B64 [[SAVEEXEC]]
 277
 278 # W32: successors: %bb.1({{.*}})
 279 # W32: [[VRSRC:%[0-9]+]]:vreg_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 280 # W32: [[SAVEEXEC:%[0-9]+]]:sreg_32_xm0_xexec = S_MOV_B32 $exec_lo
 281 # W32-LABEL: bb.1:
 282 # W32-NEXT: successors: %bb.1({{.*}}), %bb.2({{.*}})
 283 # W32: [[SRSRC0:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub0, implicit $exec
 284 # W32: [[SRSRC1:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub1, implicit $exec
 285 # W32: [[SRSRC2:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub2, implicit $exec
 286 # W32: [[SRSRC3:%[0-9]+]]:sgpr_32 = V_READFIRSTLANE_B32 [[VRSRC]].sub3, implicit $exec
 287 # W32: [[SRSRC:%[0-9]+]]:sgpr_128 = REG_SEQUENCE [[SRSRC0]], %subreg.sub0, [[SRSRC1]], %subreg.sub1, [[SRSRC2]], %subreg.sub2, [[SRSRC3]], %subreg.sub3
 288 # W32: [[CMP0:%[0-9]+]]:sreg_32_xm0_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub0_sub1, [[VRSRC]].sub0_sub1, implicit $exec
 289 # W32: [[CMP1:%[0-9]+]]:sreg_32_xm0_xexec = V_CMP_EQ_U64_e64 [[SRSRC]].sub2_sub3, [[VRSRC]].sub2_sub3, implicit $exec
 290 # W32: [[CMP:%[0-9]+]]:sreg_32_xm0_xexec = S_AND_B32 [[CMP0]], [[CMP1]], implicit-def $scc
 291 # W32: [[TMPEXEC:%[0-9]+]]:sreg_32_xm0_xexec = S_AND_SAVEEXEC_B32 killed [[CMP]], implicit-def $exec, implicit-def $scc, implicit $exec
 292 # W32: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_OFFSET killed [[SRSRC]], 0, 0, 0, 0, 0, 0, 0, implicit $exec
 293 # TODO: S_XOR_B32_term should be `implicit-def $scc`
 294 # W32: $exec_lo = S_XOR_B32_term $exec_lo, [[TMPEXEC]]
 295 # W32: S_CBRANCH_EXECNZ %bb.1, implicit $exec
 296 # W32-LABEL  bb.2:
 297 # W32: $exec_lo = S_MOV_B32 [[SAVEEXEC]]
 298
 299 # ADDR64: [[VRSRC:%[0-9]+]]:vreg_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 300 # ADDR64: [[RSRCPTR:%[0-9]+]]:vreg_64 = COPY [[VRSRC]].sub0_sub1
 301 # ADDR64: [[ZERO64:%[0-9]+]]:sreg_64 = S_MOV_B64 0
 302 # ADDR64: [[RSRCFMTLO:%[0-9]+]]:sgpr_32 = S_MOV_B32 0
 303 # ADDR64: [[RSRCFMTHI:%[0-9]+]]:sgpr_32 = S_MOV_B32 61440
 304 # ADDR64: [[ZERORSRC:%[0-9]+]]:sgpr_128 = REG_SEQUENCE [[ZERO64]], %subreg.sub0_sub1, [[RSRCFMTLO]], %subreg.sub2, [[RSRCFMTHI]], %subreg.sub3
 305 # ADDR64: [[VADDR64:%[0-9]+]]:vreg_64 = REG_SEQUENCE [[RSRCPTR]].sub0, %subreg.sub0, [[RSRCPTR]].sub1, %subreg.sub1
 306 # ADDR64: {{[0-9]+}}:vgpr_32 = BUFFER_LOAD_FORMAT_X_ADDR64 [[VADDR64]], [[ZERORSRC]], 0, 0, 0, 0, 0, 0, 0, implicit $exec
 307
 308 ---
 309 name:            offset
 310 liveins:
 311   - { reg: '$vgpr0', virtual-reg: '%0' }
 312   - { reg: '$vgpr1', virtual-reg: '%1' }
 313   - { reg: '$vgpr2', virtual-reg: '%2' }
 314   - { reg: '$vgpr3', virtual-reg: '%3' }
 315   - { reg: '$vgpr4_vgpr5', virtual-reg: '%4' }
 316   - { reg: '$sgpr30_sgpr31', virtual-reg: '%5' }
 317 body:             |
 318   bb.0:
 319     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3, $vgpr4, $sgpr30_sgpr31
 320     %5:sreg_64 = COPY $sgpr30_sgpr31
 321     %4:vreg_64 = COPY $vgpr4_vgpr5
 322     %3:vgpr_32 = COPY $vgpr3
 323     %2:vgpr_32 = COPY $vgpr2
 324     %1:vgpr_32 = COPY $vgpr1
 325     %0:vgpr_32 = COPY $vgpr0
 326     %6:sgpr_128 = REG_SEQUENCE %0, %subreg.sub0, %1, %subreg.sub1, %2, %subreg.sub2, %3, %subreg.sub3
 327     %7:vgpr_32 = BUFFER_LOAD_FORMAT_X_OFFSET killed %6, 0, 0, 0, 0, 0, 0, 0, implicit $exec
 328     $sgpr30_sgpr31 = COPY %5
 329     $vgpr0 = COPY %7
 330     S_SETPC_B64_return $sgpr30_sgpr31, implicit $vgpr0
 331 ...