test/CodeGen/AMDGPU/optimize-exec-masking-pre-ra.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-mesa-mesa3d -run-pass=si-optimize-exec-masking-pre-ra -verify-machineinstrs %s -o - | FileCheck -check-prefix=GCN %s
   3
   4 # Check for regression from assuming an instruction was a copy after
   5 # dropping the opcode check.
   6 ---
   7 name: exec_src1_is_not_copy
   8 tracksRegLiveness: true
   9 machineFunctionInfo:
  10   isEntryFunction: true
  11   scratchRSrcReg:  '$sgpr96_sgpr97_sgpr98_sgpr99'
  12   scratchWaveOffsetReg: '$sgpr101'
  13   frameOffsetReg:  '$sgpr101'
  14 body:             |
  15   ; GCN-LABEL: name: exec_src1_is_not_copy
  16   ; GCN: bb.0:
  17   ; GCN:   successors: %bb.1(0x40000000), %bb.2(0x40000000)
  18   ; GCN:   liveins: $vgpr0
  19   ; GCN:   [[COPY:%[0-9]+]]:sreg_64 = COPY $exec
  20   ; GCN:   [[DEF:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  21   ; GCN:   [[V_CMP_NE_U32_e64_:%[0-9]+]]:sreg_64 = V_CMP_NE_U32_e64 0, [[DEF]], implicit $exec
  22   ; GCN:   [[COPY1:%[0-9]+]]:sreg_64 = COPY $exec, implicit-def $exec
  23   ; GCN:   [[S_AND_B64_:%[0-9]+]]:sreg_64 = S_AND_B64 [[COPY1]], [[V_CMP_NE_U32_e64_]], implicit-def dead $scc
  24   ; GCN:   [[S_XOR_B64_:%[0-9]+]]:sreg_64 = S_XOR_B64 [[S_AND_B64_]], [[COPY1]], implicit-def dead $scc
  25   ; GCN:   $exec = S_MOV_B64_term [[S_AND_B64_]]
  26   ; GCN:   SI_MASK_BRANCH %bb.2, implicit $exec
  27   ; GCN:   S_BRANCH %bb.1
  28   ; GCN: bb.1:
  29   ; GCN:   successors: %bb.2(0x80000000)
  30   ; GCN: bb.2:
  31   ; GCN:   successors: %bb.3(0x40000000), %bb.6(0x40000000)
  32   ; GCN:   [[S_OR_SAVEEXEC_B64_:%[0-9]+]]:sreg_64 = S_OR_SAVEEXEC_B64 [[S_XOR_B64_]], implicit-def $exec, implicit-def $scc, implicit $exec
  33   ; GCN:   $exec = S_AND_B64 $exec, [[COPY]], implicit-def dead $scc
  34   ; GCN:   [[S_AND_B64_1:%[0-9]+]]:sreg_64 = S_AND_B64 $exec, [[S_OR_SAVEEXEC_B64_]], implicit-def $scc
  35   ; GCN:   $exec = S_XOR_B64_term $exec, [[S_AND_B64_1]], implicit-def $scc
  36   ; GCN:   SI_MASK_BRANCH %bb.6, implicit $exec
  37   ; GCN:   S_BRANCH %bb.3
  38   ; GCN: bb.3:
  39   ; GCN:   successors: %bb.4(0x40000000), %bb.5(0x40000000)
  40   ; GCN:   [[V_CMP_NE_U32_e64_1:%[0-9]+]]:sreg_64 = V_CMP_NE_U32_e64 0, [[DEF]], implicit $exec
  41   ; GCN:   [[COPY2:%[0-9]+]]:sreg_64 = COPY $exec, implicit-def $exec
  42   ; GCN:   [[S_AND_B64_2:%[0-9]+]]:sreg_64 = S_AND_B64 [[COPY2]], [[V_CMP_NE_U32_e64_1]], implicit-def dead $scc
  43   ; GCN:   $exec = S_MOV_B64_term [[S_AND_B64_2]]
  44   ; GCN:   SI_MASK_BRANCH %bb.5, implicit $exec
  45   ; GCN:   S_BRANCH %bb.4
  46   ; GCN: bb.4:
  47   ; GCN:   successors: %bb.5(0x80000000)
  48   ; GCN: bb.5:
  49   ; GCN:   successors: %bb.6(0x80000000)
  50   ; GCN:   $exec = S_OR_B64 $exec, [[COPY2]], implicit-def $scc
  51   ; GCN: bb.6:
  52   ; GCN:   $exec = S_OR_B64 $exec, [[S_AND_B64_1]], implicit-def $scc
  53   bb.0:
  54     successors: %bb.1, %bb.2
  55     liveins: $vgpr0
  56
  57     %0:sreg_64 = COPY $exec
  58     %1:vgpr_32 = IMPLICIT_DEF
  59     %2:sreg_64 = V_CMP_NE_U32_e64 0, %1, implicit $exec
  60     %3:sreg_64 = COPY $exec, implicit-def $exec
  61     %4:sreg_64 = S_AND_B64 %3, %2, implicit-def dead $scc
  62     %5:sreg_64 = S_XOR_B64 %4, %3, implicit-def dead $scc
  63     $exec = S_MOV_B64_term %4
  64     SI_MASK_BRANCH %bb.2, implicit $exec
  65     S_BRANCH %bb.1
  66
  67   bb.1:
  68
  69   bb.2:
  70     successors: %bb.3, %bb.6
  71
  72     %6:sreg_64 = S_OR_SAVEEXEC_B64 %5, implicit-def $exec, implicit-def $scc, implicit $exec
  73     $exec = S_AND_B64 $exec, %0, implicit-def dead $scc
  74     %7:sreg_64 = S_AND_B64 $exec, %6, implicit-def $scc
  75     $exec = S_XOR_B64_term $exec, %7, implicit-def $scc
  76     SI_MASK_BRANCH %bb.6, implicit $exec
  77     S_BRANCH %bb.3
  78
  79   bb.3:
  80     successors: %bb.4, %bb.5
  81
  82     %8:sreg_64 = V_CMP_NE_U32_e64 0, %1, implicit $exec
  83     %9:sreg_64 = COPY $exec, implicit-def $exec
  84     %10:sreg_64 = S_AND_B64 %9, %8, implicit-def dead $scc
  85     $exec = S_MOV_B64_term %10
  86     SI_MASK_BRANCH %bb.5, implicit $exec
  87     S_BRANCH %bb.4
  88
  89   bb.4:
  90
  91   bb.5:
  92     $exec = S_OR_B64 $exec, %9, implicit-def $scc
  93
  94   bb.6:
  95     $exec = S_OR_B64 $exec, %7, implicit-def $scc
  96
  97 ...
  98
  99 # When folding a v_cndmask and a v_cmp in a pattern leading to
 100 # s_cbranch_vccz, ensure that an undef operand is handled correctly.
 101 ---
 102 name: cndmask_cmp_cbranch_fold_undef
 103 tracksRegLiveness: true
 104 body:             |
 105   ; GCN-LABEL: name: cndmask_cmp_cbranch_fold_undef
 106   ; GCN: bb.0:
 107   ; GCN:   successors: %bb.1(0x80000000)
 108   ; GCN:   $vcc = S_ANDN2_B64 $exec, undef %1:sreg_64_xexec, implicit-def $scc
 109   ; GCN:   S_CBRANCH_VCCZ %bb.1, implicit $vcc
 110   ; GCN: bb.1:
 111   bb.0:
 112
 113     %1:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, undef %0:sreg_64_xexec, implicit $exec
 114     V_CMP_NE_U32_e32 1, %1, implicit-def $vcc, implicit $exec
 115     $vcc = S_AND_B64 $exec, $vcc, implicit-def dead $scc
 116     S_CBRANCH_VCCZ %bb.1, implicit $vcc
 117
 118   bb.1:
 119
 120 ...