test/CodeGen/AMDGPU/shl_or.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=amdgcn-amd-mesa3d -mcpu=fiji -verify-machineinstrs | FileCheck -check-prefix=VI %s
   3 ; RUN: llc < %s -mtriple=amdgcn-amd-mesa3d -mcpu=gfx900 -verify-machineinstrs | FileCheck -check-prefix=GFX9 %s
   4 ; RUN: llc < %s -mtriple=amdgcn-amd-mesa3d -mcpu=gfx1010 -verify-machineinstrs | FileCheck -check-prefix=GFX10 %s
   5
   6 ; ===================================================================================
   7 ; V_LSHL_OR_B32
   8 ; ===================================================================================
   9
  10 define amdgpu_ps float @shl_or(i32 %a, i32 %b, i32 %c) {
  11 ; VI-LABEL: shl_or:
  12 ; VI:       ; %bb.0:
  13 ; VI-NEXT:    v_lshlrev_b32_e32 v0, v1, v0
  14 ; VI-NEXT:    v_or_b32_e32 v0, v0, v2
  15 ; VI-NEXT:    ; return to shader part epilog
  16 ;
  17 ; GFX9-LABEL: shl_or:
  18 ; GFX9:       ; %bb.0:
  19 ; GFX9-NEXT:    v_lshl_or_b32 v0, v0, v1, v2
  20 ; GFX9-NEXT:    ; return to shader part epilog
  21 ;
  22 ; GFX10-LABEL: shl_or:
  23 ; GFX10:       ; %bb.0:
  24 ; GFX10-NEXT:    v_lshl_or_b32 v0, v0, v1, v2
  25 ; GFX10-NEXT:    ; implicit-def: $vcc_hi
  26 ; GFX10-NEXT:    ; return to shader part epilog
  27   %x = shl i32 %a, %b
  28   %result = or i32 %x, %c
  29   %bc = bitcast i32 %result to float
  30   ret float %bc
  31 }
  32
  33 define amdgpu_ps float @shl_or_vgpr_c(i32 inreg %a, i32 inreg %b, i32 %c) {
  34 ; VI-LABEL: shl_or_vgpr_c:
  35 ; VI:       ; %bb.0:
  36 ; VI-NEXT:    s_lshl_b32 s0, s2, s3
  37 ; VI-NEXT:    v_or_b32_e32 v0, s0, v0
  38 ; VI-NEXT:    ; return to shader part epilog
  39 ;
  40 ; GFX9-LABEL: shl_or_vgpr_c:
  41 ; GFX9:       ; %bb.0:
  42 ; GFX9-NEXT:    s_lshl_b32 s0, s2, s3
  43 ; GFX9-NEXT:    v_or_b32_e32 v0, s0, v0
  44 ; GFX9-NEXT:    ; return to shader part epilog
  45 ;
  46 ; GFX10-LABEL: shl_or_vgpr_c:
  47 ; GFX10:       ; %bb.0:
  48 ; GFX10-NEXT:    v_lshl_or_b32 v0, s2, s3, v0
  49 ; GFX10-NEXT:    ; implicit-def: $vcc_hi
  50 ; GFX10-NEXT:    ; return to shader part epilog
  51   %x = shl i32 %a, %b
  52   %result = or i32 %x, %c
  53   %bc = bitcast i32 %result to float
  54   ret float %bc
  55 }
  56
  57 define amdgpu_ps float @shl_or_vgpr_all2(i32 %a, i32 %b, i32 %c) {
  58 ; VI-LABEL: shl_or_vgpr_all2:
  59 ; VI:       ; %bb.0:
  60 ; VI-NEXT:    v_lshlrev_b32_e32 v0, v1, v0
  61 ; VI-NEXT:    v_or_b32_e32 v0, v2, v0
  62 ; VI-NEXT:    ; return to shader part epilog
  63 ;
  64 ; GFX9-LABEL: shl_or_vgpr_all2:
  65 ; GFX9:       ; %bb.0:
  66 ; GFX9-NEXT:    v_lshl_or_b32 v0, v0, v1, v2
  67 ; GFX9-NEXT:    ; return to shader part epilog
  68 ;
  69 ; GFX10-LABEL: shl_or_vgpr_all2:
  70 ; GFX10:       ; %bb.0:
  71 ; GFX10-NEXT:    v_lshl_or_b32 v0, v0, v1, v2
  72 ; GFX10-NEXT:    ; implicit-def: $vcc_hi
  73 ; GFX10-NEXT:    ; return to shader part epilog
  74   %x = shl i32 %a, %b
  75   %result = or i32 %c, %x
  76   %bc = bitcast i32 %result to float
  77   ret float %bc
  78 }
  79
  80 define amdgpu_ps float @shl_or_vgpr_ac(i32 %a, i32 inreg %b, i32 %c) {
  81 ; VI-LABEL: shl_or_vgpr_ac:
  82 ; VI:       ; %bb.0:
  83 ; VI-NEXT:    v_lshlrev_b32_e32 v0, s2, v0
  84 ; VI-NEXT:    v_or_b32_e32 v0, v0, v1
  85 ; VI-NEXT:    ; return to shader part epilog
  86 ;
  87 ; GFX9-LABEL: shl_or_vgpr_ac:
  88 ; GFX9:       ; %bb.0:
  89 ; GFX9-NEXT:    v_lshl_or_b32 v0, v0, s2, v1
  90 ; GFX9-NEXT:    ; return to shader part epilog
  91 ;
  92 ; GFX10-LABEL: shl_or_vgpr_ac:
  93 ; GFX10:       ; %bb.0:
  94 ; GFX10-NEXT:    v_lshl_or_b32 v0, v0, s2, v1
  95 ; GFX10-NEXT:    ; implicit-def: $vcc_hi
  96 ; GFX10-NEXT:    ; return to shader part epilog
  97   %x = shl i32 %a, %b
  98   %result = or i32 %x, %c
  99   %bc = bitcast i32 %result to float
 100   ret float %bc
 101 }
 102
 103 define amdgpu_ps float @shl_or_vgpr_const(i32 %a, i32 %b) {
 104 ; VI-LABEL: shl_or_vgpr_const:
 105 ; VI:       ; %bb.0:
 106 ; VI-NEXT:    v_lshlrev_b32_e32 v0, v1, v0
 107 ; VI-NEXT:    v_or_b32_e32 v0, 6, v0
 108 ; VI-NEXT:    ; return to shader part epilog
 109 ;
 110 ; GFX9-LABEL: shl_or_vgpr_const:
 111 ; GFX9:       ; %bb.0:
 112 ; GFX9-NEXT:    v_lshl_or_b32 v0, v0, v1, 6
 113 ; GFX9-NEXT:    ; return to shader part epilog
 114 ;
 115 ; GFX10-LABEL: shl_or_vgpr_const:
 116 ; GFX10:       ; %bb.0:
 117 ; GFX10-NEXT:    v_lshl_or_b32 v0, v0, v1, 6
 118 ; GFX10-NEXT:    ; implicit-def: $vcc_hi
 119 ; GFX10-NEXT:    ; return to shader part epilog
 120   %x = shl i32 %a, %b
 121   %result = or i32 %x, 6
 122   %bc = bitcast i32 %result to float
 123   ret float %bc
 124 }
 125
 126 define amdgpu_ps float @shl_or_vgpr_const2(i32 %a, i32 %b) {
 127 ; VI-LABEL: shl_or_vgpr_const2:
 128 ; VI:       ; %bb.0:
 129 ; VI-NEXT:    v_lshlrev_b32_e32 v0, 6, v0
 130 ; VI-NEXT:    v_or_b32_e32 v0, v0, v1
 131 ; VI-NEXT:    ; return to shader part epilog
 132 ;
 133 ; GFX9-LABEL: shl_or_vgpr_const2:
 134 ; GFX9:       ; %bb.0:
 135 ; GFX9-NEXT:    v_lshl_or_b32 v0, v0, 6, v1
 136 ; GFX9-NEXT:    ; return to shader part epilog
 137 ;
 138 ; GFX10-LABEL: shl_or_vgpr_const2:
 139 ; GFX10:       ; %bb.0:
 140 ; GFX10-NEXT:    v_lshl_or_b32 v0, v0, 6, v1
 141 ; GFX10-NEXT:    ; implicit-def: $vcc_hi
 142 ; GFX10-NEXT:    ; return to shader part epilog
 143   %x = shl i32 %a, 6
 144   %result = or i32 %x, %b
 145   %bc = bitcast i32 %result to float
 146   ret float %bc
 147 }
 148
 149 define amdgpu_ps float @shl_or_vgpr_const_scalar1(i32 inreg %a, i32 %b) {
 150 ; VI-LABEL: shl_or_vgpr_const_scalar1:
 151 ; VI:       ; %bb.0:
 152 ; VI-NEXT:    s_lshl_b32 s0, s2, 6
 153 ; VI-NEXT:    v_or_b32_e32 v0, s0, v0
 154 ; VI-NEXT:    ; return to shader part epilog
 155 ;
 156 ; GFX9-LABEL: shl_or_vgpr_const_scalar1:
 157 ; GFX9:       ; %bb.0:
 158 ; GFX9-NEXT:    v_lshl_or_b32 v0, s2, 6, v0
 159 ; GFX9-NEXT:    ; return to shader part epilog
 160 ;
 161 ; GFX10-LABEL: shl_or_vgpr_const_scalar1:
 162 ; GFX10:       ; %bb.0:
 163 ; GFX10-NEXT:    v_lshl_or_b32 v0, s2, 6, v0
 164 ; GFX10-NEXT:    ; implicit-def: $vcc_hi
 165 ; GFX10-NEXT:    ; return to shader part epilog
 166   %x = shl i32 %a, 6
 167   %result = or i32 %x, %b
 168   %bc = bitcast i32 %result to float
 169   ret float %bc
 170 }
 171
 172 define amdgpu_ps float @shl_or_vgpr_const_scalar2(i32 %a, i32 inreg %b) {
 173 ; VI-LABEL: shl_or_vgpr_const_scalar2:
 174 ; VI:       ; %bb.0:
 175 ; VI-NEXT:    v_lshlrev_b32_e32 v0, 6, v0
 176 ; VI-NEXT:    v_or_b32_e32 v0, s2, v0
 177 ; VI-NEXT:    ; return to shader part epilog
 178 ;
 179 ; GFX9-LABEL: shl_or_vgpr_const_scalar2:
 180 ; GFX9:       ; %bb.0:
 181 ; GFX9-NEXT:    v_lshl_or_b32 v0, v0, 6, s2
 182 ; GFX9-NEXT:    ; return to shader part epilog
 183 ;
 184 ; GFX10-LABEL: shl_or_vgpr_const_scalar2:
 185 ; GFX10:       ; %bb.0:
 186 ; GFX10-NEXT:    v_lshl_or_b32 v0, v0, 6, s2
 187 ; GFX10-NEXT:    ; implicit-def: $vcc_hi
 188 ; GFX10-NEXT:    ; return to shader part epilog
 189   %x = shl i32 %a, 6
 190   %result = or i32 %x, %b
 191   %bc = bitcast i32 %result to float
 192   ret float %bc
 193 }