[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / AMDGPU / si-annotate-cf-unreachable.ll
blob9c385191941ddf9dd3ff166ab74b3f6d2e57b9f7
1 ; RUN: opt -mtriple=amdgcn-- -S -structurizecfg -si-annotate-control-flow %s | FileCheck -check-prefix=OPT %s
2 ; RUN: llc -march=amdgcn -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
5 ; OPT-LABEL: @annotate_unreachable(
6 ; OPT: call { i1, i64 } @llvm.amdgcn.if.i64(
7 ; OPT-NOT: call void @llvm.amdgcn.end.cf
10 ; GCN-LABEL: {{^}}annotate_unreachable:
11 ; GCN: s_and_saveexec_b64
12 ; GCN-NOT: s_endpgm
13 ; GCN: .Lfunc_end0
14 define amdgpu_kernel void @annotate_unreachable(<4 x float> addrspace(1)* noalias nocapture readonly %arg) #0 {
15 bb:
16   %tmp = tail call i32 @llvm.amdgcn.workitem.id.x()
17   br label %bb1
19 bb1:                                              ; preds = %bb
20   %tmp2 = sext i32 %tmp to i64
21   %tmp3 = getelementptr inbounds <4 x float>, <4 x float> addrspace(1)* %arg, i64 %tmp2
22   %tmp4 = load <4 x float>, <4 x float> addrspace(1)* %tmp3, align 16
23   br i1 undef, label %bb3, label %bb5  ; label order reversed
25 bb3:                                              ; preds = %bb1
26   %tmp6 = extractelement <4 x float> %tmp4, i32 2
27   %tmp7 = fcmp olt float %tmp6, 0.000000e+00
28   br i1 %tmp7, label %bb4, label %bb5
30 bb4:                                              ; preds = %bb3
31   unreachable
33 bb5:                                              ; preds = %bb3, %bb1
34   unreachable
37 declare i32 @llvm.amdgcn.workitem.id.x() #1
39 attributes #0 = { nounwind }
40 attributes #1 = { nounwind readnone }